基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計

摘 要：二進制翻譯技術(shù)是代碼移植技術(shù)中的一種重要技術(shù)。針對二進制翻譯的應(yīng)用，提出在ARM嵌入式平臺下實現(xiàn)X86 t0 ARM二進制翻譯系統(tǒng)。通過對ARM嵌入式平臺的研究，介紹二進制翻譯模塊的功能，著重論述SOC架構(gòu)的設(shè)計，并分析Multi-layer總線結(jié)構(gòu)的特點及優(yōu)化。該SOC系統(tǒng)實現(xiàn)了將部分X86指令翻譯為ARM指令并由ARM處理器執(zhí)行目標代碼的功能。該設(shè)計為在硬件上實現(xiàn)二進制翻譯提供了參考。
關(guān)鍵詞：ARM；嵌入式；二進制翻譯；SoC

二進制翻譯也是一種編譯技術(shù)，它與傳統(tǒng)編譯器的差別在于其編譯處理對象不同。傳統(tǒng)編譯器處理的是某一種高級語言，經(jīng)過編譯處理生成某種機器的目標代碼。
二進制翻譯是一種直接翻譯可執(zhí)行二進制程序的技術(shù)，能夠把一種處理器上的二進制程序翻譯到另外一種處理器上執(zhí)行。它使得不同處理器之間的二進制程序可以很容易的相互移植，擴大了硬件／軟件的適用范圍，有助于打破處理器和支持軟件之間的相互扼制的局面。二進制翻譯技術(shù)的優(yōu)點為：不需要重編譯源碼就可以實現(xiàn)軟件從舊平臺到新平臺的移植；快速為新機器提供軟件，包括移植操作系統(tǒng)和編譯器；充分利用新機器的特性優(yōu)化代碼；減少培訓(xùn)費用，因為使用的是相同的軟件，所以不必在新平臺上重新培訓(xùn)員工；降低了多平臺軟件的費用。

1 SOC架構(gòu)設(shè)計
1．1 處理器的確定
通用處理器與硬件邏輯是SoC設(shè)計的主流架構(gòu)。在一些需要大量數(shù)據(jù)處理的應(yīng)用中，這樣的架構(gòu)并不能滿足要求。實際上，由于不同的任務(wù)在很大程度上互相獨立運行，可以將具有內(nèi)在執(zhí)行并行性的任務(wù)分解為緊密聯(lián)系的子任務(wù)，不同的內(nèi)核可以執(zhí)行不同的子任務(wù)，多核架構(gòu)在1個周期內(nèi)可以執(zhí)行多個指令。這種并行處理使得整個系統(tǒng)的性能與使用單核處理器串行處理相同任務(wù)相比，有了很大改進。另外，多核架構(gòu)設(shè)計可以復(fù)用現(xiàn)有的單核處理器作為處理器核心，從而可以縮短設(shè)計和驗證周期，節(jié)省開發(fā)成本，符合SoC設(shè)計的基本思路。多核架構(gòu)是未來SoC發(fā)展的一個趨勢。
該設(shè)計采用雙核架構(gòu)，采用當代流行的處理能力較好的ARM處理器ARM7TDMI-S和ARM926EJ-S，ARM內(nèi)核最大的優(yōu)勢在于高速度、低功耗。
ARM7TDMl-s具有3級流水線結(jié)構(gòu)，支持Win-dows CE，Linux等操作系統(tǒng)。ARM926EJ-S是ARM公司在2000年推出的功能最強大的ARM9處理器，實現(xiàn)5級流水，它與外部通信接口為雙AHB總線結(jié)構(gòu)，即指令A(yù)HB總線和數(shù)據(jù)AHB總線。該設(shè)計中ARMTDMI-S主要負責控制、操作系統(tǒng)平臺和任務(wù)的調(diào)度。ARM926EJ-S則主要負責各種任務(wù)的執(zhí)行。
1．2 使用的總線標準
由于SoC中集成了大量的IP核，設(shè)計的關(guān)鍵在于如何實現(xiàn)各IP模塊之間的互連。目前，SoC中IP核的互連一般采用總線結(jié)構(gòu)，通過消息通信。
采用ARM公司的AHB與APB為片上總線。AMBA總線體系結(jié)構(gòu)是當前SoC體系設(shè)計結(jié)構(gòu)設(shè)計的開放標準，由于AMBA被越來越多的公司采用，已迅速成為SoC結(jié)構(gòu)和IP庫開發(fā)的標準。
在具體實現(xiàn)時，采用AHB加APB的兩級總線結(jié)構(gòu)。AHB用來支持高速設(shè)備，支持多主從設(shè)備。多個主設(shè)備之間通過仲裁機制保證優(yōu)先級，從設(shè)備通過地址譯碼機制被選中，并響應(yīng)主設(shè)備發(fā)起的總線事務(wù)。APB用支持基于寄存器訪問的低速設(shè)備。AHB與APB兩條總線通過總線橋連接在一起，實現(xiàn)兩條總線之間的協(xié)議轉(zhuǎn)換。圖1為SoC的系統(tǒng)結(jié)構(gòu)框圖。