基于SOPC的數(shù)據(jù)發(fā)生系統(tǒng)設計

摘 要：提出一種基于SOPC的數(shù)據(jù)發(fā)生系統(tǒng)及其PCI接口的設計方案，詳細介紹了系統(tǒng)主要模塊的硬件設計方法，實現(xiàn)SOPC系統(tǒng)中定制用戶自定義主從外設及其通過相應的主從端口與Avalon?？偩€的連接，并在EDA工具QuartusⅡ和ModelSim平臺上用硬件描述語言VHDL語言對該方案中的基本模塊，如數(shù)據(jù)產(chǎn)生，乒乓結(jié)構(gòu)和PCI9054接口邏輯進行了邏輯綜合及功能仿真。可以在本系統(tǒng)的基礎上，通過軟件的完善，實現(xiàn)復雜的非常規(guī)類型數(shù)據(jù)的產(chǎn)生，提高了系統(tǒng)的適應性和靈活性，有利于參數(shù)的修改和系統(tǒng)升級。
關鍵詞：SOPC；Avalon總線；乒乓結(jié)構(gòu)；PCI9054

0 引 言
可編程片上系統(tǒng)(SOPC)是一種特殊的嵌入式系統(tǒng)，因為SOPC是片上系統(tǒng)(SoC)，即由單個芯片完成整個系統(tǒng)的主要邏輯功能；SOPC是可編程系統(tǒng)，具有靈活的設計方式，可裁減，可擴充，可升級，并具備軟硬件在系統(tǒng)可編程的功能；SOPC結(jié)合了SoC和FPGA的優(yōu)點，涵蓋了嵌入式系統(tǒng)設計技術的全部內(nèi)容；SOPC涉及目前已引起普遍關注的軟硬件協(xié)同設計技術。
現(xiàn)以數(shù)據(jù)發(fā)生系統(tǒng)為例，介紹采用SOPC技術，以硬件描述語言為主要手段，產(chǎn)生偽隨機序列的設計方案。研究了偽隨機序列的產(chǎn)生，兩片SRAM乒乓結(jié)構(gòu)存儲以及通過PCI9054芯片與PC機之間數(shù)據(jù)傳遞等模塊的硬件實現(xiàn)問題。

1 基本原理和系統(tǒng)的整體結(jié)構(gòu)
本系統(tǒng)的主要模塊框圖如圖1所示，SOPC系統(tǒng)采用Altera的CycloneⅡ系列的芯片。系統(tǒng)包括NiosⅡ軟核處理器，擴展的程序存儲器FLASH，數(shù)據(jù)存儲器SRAM，以及用戶自定義邏輯如PCI9054接口邏輯模塊、數(shù)據(jù)產(chǎn)生模塊、乒乓結(jié)構(gòu)模塊等，并通過Avalon總線連接起來。數(shù)據(jù)產(chǎn)生模塊產(chǎn)生偽隨機序列，該數(shù)據(jù)存儲到兩片片外擴展的SRAM中，PCI9054接口邏輯將數(shù)據(jù)從SRAM中讀出后通過PCI9054接口芯片傳輸?shù)絇C機中，其中SRAM中數(shù)據(jù)的寫入和讀出是通過乒乓結(jié)構(gòu)模塊控制的。

由于PCI總線協(xié)議比較復雜，該系統(tǒng)采用PCI接口專用芯片PCI9054，用于PCI總線的控制。為了實現(xiàn)數(shù)據(jù)的高速傳輸，采用了DMA傳輸模式。在該模式中，PCI9054既是PCI總線的控制器又是本地總線的控制器，所以其與FPGA之間的接口邏輯模塊設置為AvaIon主外設，控制SRAM的讀操作。
FPGA的片上資源很寶貴，所以數(shù)據(jù)的存儲采用了片外擴展SRAM。由于數(shù)據(jù)為16 b，而且為實現(xiàn)數(shù)據(jù)的高速傳輸，采用了兩片256K x 16 b的SRAM(IDT71V416)構(gòu)成乒乓結(jié)構(gòu)，以用作系統(tǒng)的數(shù)據(jù)存儲器。為保證整個系統(tǒng)高速運行以及以后升級的需要，選用了存取時間為10 ns的IDT71V416。

2 系統(tǒng)主要硬件設計
2.1 數(shù)據(jù)產(chǎn)生模塊
該模塊的邏輯功能由VHDL語言設計實現(xiàn)，可以通過修改該模塊的設計產(chǎn)生所需要的數(shù)據(jù)，本系統(tǒng)產(chǎn)生的數(shù)據(jù)為偽隨機序列。模塊的邏輯功能是：先產(chǎn)生8 b的偽隨機數(shù)，再將所產(chǎn)生的數(shù)據(jù)通過D觸發(fā)器組合成16 b的數(shù)據(jù)。該系統(tǒng)采用了非線性反饋的移位寄存器，即全狀態(tài)移位計數(shù)器來產(chǎn)生所需要的偽隨機數(shù)。這種計數(shù)器利用了移位寄存器的所有狀態(tài)，能夠自啟動，不需要額外輸入。這種偽隨機序列發(fā)生器，可大大簡化結(jié)構(gòu)，提高可靠性，易于實現(xiàn)。