基于ADSP-BF561的H.264編碼器設計

摘 要：依據(jù)H.264視頻編碼標準，在DSP上完成視頻編碼器的設計工作，以實現(xiàn)高質(zhì)量視頻流的實時傳輸。編碼器硬件平臺選用AD公司的BF561開發(fā)板，圖像采集采用OV7660，利用DMA技術以達到更高效的視頻采集和數(shù)據(jù)格式轉(zhuǎn)換。測試結(jié)果表明，在DSP上實現(xiàn)實時的H.264編碼方案，并且滿足高質(zhì)量、低帶寬傳輸?shù)南到y(tǒng)要求是完全可行的。
關鍵詞：H.264；編碼器；BF561；嵌入式系統(tǒng)

0 引 言
互聯(lián)網(wǎng)的帶寬越來越大，基于互聯(lián)網(wǎng)的信息特別是聲音圖像實時數(shù)據(jù)的傳輸已經(jīng)成為可能。視頻和音頻數(shù)據(jù)的傳輸正好充分利用了互聯(lián)網(wǎng)帶寬，并達到了實時交流以及進行遠程開會的可能。視頻會議系統(tǒng)相比傳統(tǒng)的電話會議更充分利用了互聯(lián)網(wǎng)資源，從而降低了運營成本。
視頻編碼器是視頻會議系統(tǒng)的主要構(gòu)成部分。目前視頻壓縮標準有H.261、H.263、MPEG4和H.264等。新一代視頻編碼標準H.264與以往標準相比具有壓縮率高，網(wǎng)絡親和性好，視頻質(zhì)量優(yōu)越等優(yōu)點。H.264引入了許多當前視頻編碼中的新技術，使得在相同的重建圖像質(zhì)量下，編碼效率比H.263和MPEG-4高50％左右。因此，視頻編碼器設計中采用了H.264編碼標準，編碼器主要通過美國AD公司的BF561 DSP芯片實現(xiàn)。目前，視頻處理方案也已經(jīng)由前幾年的ASIC方案轉(zhuǎn)向DSP平臺。在DSP平臺上進行視頻產(chǎn)品開發(fā)有以下幾方面的優(yōu)勢：第一，用戶開發(fā)自由度更大，支持多種個性化開發(fā)，可以適應市場不斷提出的新要求，在第一時間提升產(chǎn)品性能，增強產(chǎn)品的競爭能力；第二，DSP處理能力強，可以在一個DSP上同時實現(xiàn)多路音、視頻信號的壓縮處理；第三，開發(fā)周期短，能實現(xiàn)快速技術更新和產(chǎn)品換代，各種新出現(xiàn)的快速及優(yōu)化算法可靈活進行升級。

1 BF561介紹
BF561采用了對稱雙核的架構(gòu)，在一顆BF561芯片內(nèi)部集成了2個BF533 DSP內(nèi)核，2個內(nèi)核主頻都可以高達600 MHz，支持并行處理。BF561處理器的特性保證了其強大的數(shù)字信號處理能力，并且支持低電壓低電流供電，能夠滿足多功能的數(shù)字消費類產(chǎn)品對于性能、功耗方面的要求。
1.1 DMA介紹
Blackfin處理器用直接存儲器訪問(DMA)在存儲器之間或存儲器與外設之間傳送數(shù)據(jù)。DMA控制器可在存儲器和片上外設(外設DMA)之間進行數(shù)據(jù)傳送，以及在L1／L2／L3存儲器間進行數(shù)據(jù)傳送(存儲器DMA或MDMA)。DMA控制器是Blackfin處理器架構(gòu)中的重要組件，完全獨立于內(nèi)核，不會進行周期挪用，完全無需占用處理器內(nèi)核周期。在理想的應用配置中，內(nèi)核只需要設置DMA控制器，并在數(shù)據(jù)調(diào)用過程中響應中斷。
BF561有3個獨立的DMA控制器DMA1，DMA2和IMDMA。DMA1和DMA2控制器各有12個外設DMA通道和4個存儲器DMA通道。IMDMA控制器有4個存儲器DMA通道。
1.2 基于描述符的DMA
基于描述符的DMA傳送需要存儲于存儲器中的參數(shù)來初始化一個DMA隊列。描述符包括所有需對DMA控制寄存器正常編程的參數(shù)。描述符允許把多個DMA隊列鏈接在一起。在基于描述符的DMA操作中，可以對一個DMA通道編程，以便在當前傳送隊列完成后，自動設置和啟動其他DMA傳送過程。在管理一個系統(tǒng)的DMA傳送過程時，基于描述符的模型能提供最大的靈活性。
描述符列表模型分為描述符列表“小”模式和描述符列表“大”模式。在描述符列表“小”模式中，描述段包括一個16位字段，用以指向下一描述符入口地址的低16位，地址的高16位通過寄存器編程得到且保持不變，限制描述符在存儲器的一個特定64 KB大小的頁中。當描述符需要跨頁時，可用能提供32位入口地址的描述符列表“大”模式。

2 H．264視頻編碼器構(gòu)成
H．264編碼器由視頻采集、數(shù)據(jù)格式轉(zhuǎn)換、H.264編碼3部分組成。視頻采集部分負責捕獲圖像，并且將捕獲到的圖像通過PPI接口填充到指定的視頻幀緩沖區(qū)中。數(shù)據(jù)格式轉(zhuǎn)換部分完成將輸入的4：2：2格式的圖像轉(zhuǎn)換成H-264編碼器能夠編碼的4：2：0格式的數(shù)據(jù)。H.264編碼部分負責對4：2：0格式圖像編碼。
在本視頻編碼器設計中，BF561 A核用于運行操作系統(tǒng)和協(xié)議棧，而H.264算法在B核實現(xiàn)。
2.1 視頻采集
視頻采集是由攝像頭OV7660完成，OV7660是美國OmniVision公司開發(fā)的一款CMOS彩色圖像傳感器芯片，支持VGA，QVGA，GIF等多種分辨率。視頻輸出格式有Raw RGB，GRB 4：2：2和YUV/YCb-Cr(4：2：2)。在本設計中，選擇CIF YVYU(4：2：2)格式，需要設置其相應寄存器COMl＝0X00，CLKRC＝OX80，COM7＝0X30，TSLB＝0X05。攝像頭配置完后，打開PPIO將視頻數(shù)據(jù)填充到Blackfin處理器的視頻幀緩沖區(qū)中。采用基于描述符的PPI DMA可以很容易的實現(xiàn)乒乓緩沖，從而確保不會覆蓋尚未處理完畢的輸入數(shù)據(jù)。
乒乓緩沖的原理如圖1所示。

設置兩個CIF 4：2：2幀大小的輸入緩沖區(qū)，首先輸入數(shù)據(jù)通過PPI接口填充到4：2：2視頻幀1中，當?shù)谝粠瑪?shù)據(jù)填充滿時，處理器對這幀數(shù)據(jù)進行MDMA搬移和壓縮編碼等操作，與此同時，PPI繼續(xù)填充第二個視頻幀。當?shù)诙€視頻幀填充滿時，處理器處理第二個視頻幀同時填充第一個視頻幀。利用乒乓緩沖，數(shù)據(jù)將源源不斷地填充到兩個視頻幀中。