基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

S3C2410通過(guò)讀寫(xiě)總線上的地址來(lái)進(jìn)行指令和數(shù)據(jù)的傳輸以控制EP2S15的所有動(dòng)作。FPGA主要實(shí)現(xiàn)通過(guò)控制A／D實(shí)現(xiàn)數(shù)據(jù)采集，并保存至SDRAM，對(duì)ARM的讀寫(xiě)信號(hào)進(jìn)行譯碼以將實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)讀回ARM并傳回地面。將EP2S15直接連在S3C2410的存儲(chǔ)器總線上，S3C2410可以通過(guò)存儲(chǔ)器指令訪問(wèn)EP2S15，ARM與FPGA之間的連接除了數(shù)據(jù)、地址和讀寫(xiě)控制外，還有中斷信號(hào)和DMA控制信號(hào)，使ARM可接受FPGA產(chǎn)生的中斷和實(shí)現(xiàn)DMA數(shù)據(jù)傳輸。另外為了擴(kuò)展S3C2410的串口，將串口連接到FPGA實(shí)現(xiàn)對(duì)多個(gè)設(shè)備的分時(shí)控制。

2 系統(tǒng)軟件設(shè)計(jì)
系統(tǒng)的軟件結(jié)構(gòu)圖如圖3所示。

2．1 PC機(jī)控制程序
(1)通過(guò)自定義協(xié)議和無(wú)線數(shù)傳模塊，對(duì)下位機(jī)發(fā)出各種命令控制實(shí)驗(yàn)的進(jìn)行。
(2)對(duì)實(shí)時(shí)的實(shí)驗(yàn)條件數(shù)據(jù)進(jìn)行相關(guān)處理和顯示，以實(shí)現(xiàn)對(duì)實(shí)驗(yàn)運(yùn)行情況實(shí)時(shí)監(jiān)控。
(3)根據(jù)實(shí)驗(yàn)者要求，定義實(shí)驗(yàn)觸發(fā)條件和方式，并在條件到達(dá)時(shí)發(fā)出警報(bào)。
(4)對(duì)實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)進(jìn)行采集和保存，待下一步實(shí)驗(yàn)分析使用。
2．2 下位機(jī)系統(tǒng)程序
下位機(jī)程序包括FPGA模塊子程序和ARM主體控制程序。
FPGA模塊程序又包括對(duì)ARM讀寫(xiě)指令的譯碼，對(duì)A／D的驅(qū)動(dòng)來(lái)采集實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)，對(duì)SDRAM驅(qū)動(dòng)以保存實(shí)驗(yàn)數(shù)據(jù)，對(duì)中斷信號(hào)和DMA信號(hào)的支持，對(duì)串口的設(shè)備切換支持。
ARM主體程序包括操作系統(tǒng)和應(yīng)用程序：為了最大程度利用系統(tǒng)硬件資源，并且保證實(shí)時(shí)性，在ARM上移植了Linux多任務(wù)實(shí)時(shí)操作系統(tǒng)，內(nèi)核版本為2．6，完美支持多線程以并行完成實(shí)驗(yàn)中的多個(gè)控制任務(wù)，并且通過(guò)修改啟動(dòng)參數(shù)以實(shí)現(xiàn)控制程序的自動(dòng)運(yùn)行；為了方便系統(tǒng)開(kāi)發(fā)調(diào)試，該系統(tǒng)移植了基于LinuxUSB Gadget的USB從設(shè)備驅(qū)動(dòng)，實(shí)現(xiàn)了把ARM連接的FLASH當(dāng)成海量存儲(chǔ)設(shè)備進(jìn)行讀寫(xiě)，大大提高了開(kāi)發(fā)過(guò)程中燒寫(xiě)FLASH的速度，提高了開(kāi)發(fā)效率，并對(duì)于地面進(jìn)行試驗(yàn)性實(shí)驗(yàn)的大數(shù)據(jù)量高速讀寫(xiě)提供了支持；設(shè)計(jì)并實(shí)現(xiàn)了用來(lái)支持FPGA，A／D設(shè)備、相關(guān)繼電器、觸發(fā)設(shè)備、輸出電壓控制設(shè)備的驅(qū)動(dòng)；并實(shí)現(xiàn)了主體應(yīng)用程序以完成各主要任務(wù)。
驅(qū)動(dòng)模塊實(shí)現(xiàn)中，均采用字符設(shè)備方法，對(duì)于FPGA的驅(qū)動(dòng)通過(guò)IOCTL方法以實(shí)現(xiàn)對(duì)多端口變長(zhǎng)字節(jié)數(shù)的讀寫(xiě)；對(duì)A／D設(shè)備則通過(guò)對(duì)連接的GPIO端口(時(shí)鐘信號(hào)和數(shù)據(jù)引腳)完全按照設(shè)備時(shí)序進(jìn)行操作，考慮到實(shí)驗(yàn)中特定電壓變化并不會(huì)驟變，為了數(shù)據(jù)準(zhǔn)確采取多次讀取求均值的方法進(jìn)行；對(duì)輸出電壓控制設(shè)備則對(duì)內(nèi)核實(shí)現(xiàn)的s3c2410_gpio_set函數(shù)進(jìn)行參考，實(shí)現(xiàn)一次調(diào)用對(duì)多個(gè)GPIO端口進(jìn)行設(shè)置，以保證輸出電壓的精確跳變和控制。
主體應(yīng)用程序主要包括初始化模塊、通信模塊、充電控制模塊、實(shí)驗(yàn)參數(shù)設(shè)備數(shù)據(jù)讀取模塊(GPS等)、實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集模塊。下面是幾個(gè)主要模塊的實(shí)現(xiàn)過(guò)程。
(1)通信模塊
由于采用基于串口的無(wú)線數(shù)傳與PC機(jī)進(jìn)行通信，項(xiàng)目中采用自定義協(xié)議方式，定義了相關(guān)的命令字、數(shù)據(jù)字、參數(shù)字的數(shù)據(jù)格式以及糾錯(cuò)算法和握手協(xié)議，對(duì)PC機(jī)發(fā)送的命令進(jìn)行解析和響應(yīng)，并啟動(dòng)調(diào)用其他實(shí)驗(yàn)控制模塊，最后將實(shí)驗(yàn)所需的數(shù)據(jù)實(shí)時(shí)傳回地面。
(2)實(shí)驗(yàn)參數(shù)設(shè)備數(shù)據(jù)讀取模塊
在初始化模塊中把各實(shí)驗(yàn)參數(shù)設(shè)備配置為PUSH模式，以項(xiàng)目中采用的GPS接收機(jī)為例，可以配置成以5 Hz的速率定時(shí)發(fā)送符合NMEA協(xié)議的GPGGA等數(shù)據(jù)的模式，每隔一定時(shí)間切換串口至GPS接收機(jī)讀取數(shù)據(jù)，按照NMEA協(xié)議對(duì)試驗(yàn)中所需的數(shù)據(jù)進(jìn)行解析處理，并保存至指定緩沖區(qū)以讓通信模塊實(shí)時(shí)發(fā)送回地面，其他設(shè)備類(lèi)似操作。
(3)實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集模塊
在接收到觸發(fā)命令后，啟動(dòng)FPGA進(jìn)行采樣，通過(guò)輪詢(xún)或中斷方式判斷FPGA已經(jīng)采集完畢后，將實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)讀至指定緩沖區(qū)，進(jìn)行相關(guān)處理后傳回地面，為了保證數(shù)據(jù)準(zhǔn)確，可采用重復(fù)發(fā)方法或較好的糾錯(cuò)方法。
初始化模塊主要完成上電后對(duì)各實(shí)驗(yàn)設(shè)備進(jìn)行初始化，讀取PC發(fā)送的參數(shù)進(jìn)行設(shè)置，其他實(shí)驗(yàn)控制模塊按照實(shí)驗(yàn)規(guī)程完成。

3 結(jié) 語(yǔ)
介紹一種采用ARM與FPGA相結(jié)合的設(shè)計(jì)，實(shí)現(xiàn)了適用于高空高速實(shí)驗(yàn)數(shù)據(jù)采集的系統(tǒng)，采用S3C2410作為主控芯片，實(shí)時(shí)地將實(shí)驗(yàn)數(shù)據(jù)傳輸?shù)降孛鍼C控制平臺(tái)，地面PC實(shí)時(shí)控制高空實(shí)驗(yàn)過(guò)程并進(jìn)行實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集。現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)采用Altera公司StratixⅡ系列的EP2S15器件，在控制4塊A／D轉(zhuǎn)換芯片的同時(shí)，將數(shù)據(jù)存貯在SDRAM中，并與S3C2410通過(guò)總線傳輸數(shù)據(jù)。由于主從處理器都采用功能強(qiáng)大且資源豐富的芯片，為以后的系統(tǒng)升級(jí)預(yù)留了大量空間。開(kāi)發(fā)過(guò)程中可得的豐富資料，減輕了研發(fā)任務(wù)，提高研發(fā)速度，在較短的時(shí)間內(nèi)得到性能優(yōu)秀的目標(biāo)系統(tǒng)，目前該系統(tǒng)已投入實(shí)際應(yīng)用，取得了理想的效果。該論文的創(chuàng)新之處在于以新穎的設(shè)計(jì)結(jié)構(gòu)同時(shí)實(shí)現(xiàn)了復(fù)雜實(shí)驗(yàn)過(guò)程的控制和高速的數(shù)據(jù)采集，對(duì)S3C2410這款處理器強(qiáng)大的處理能力和豐富的I／O資源充分利用，同時(shí)以EP2S15的高速并行處理能力彌補(bǔ)了ARM的不足之處。該系統(tǒng)中的整體設(shè)計(jì)結(jié)構(gòu)和流程都可以為嵌入式數(shù)控行業(yè)提供很好的借鑒作用。