嵌入式系統(tǒng)的VGA接口設計

引言

　　目前越來越多的嵌入式處理器上集成了LCD控制器。典型的如三星的S3C2410A，Intel的Xscale系列。這樣可方便地外接大屏幕的LCD，且分辨率也能達到640×480，甚至800×600;色深能從6.5萬色(16位)到26萬色(18位)。但是大屏幕LCD的價格都比較昂貴。另一方面，普通計算機的VGA接口顯示器，保有量巨大、技術成熟，如果能通過接口轉(zhuǎn)換手段，讓嵌入式處理器直接支持VGA顯示器，則能很大地利用現(xiàn)有資源，節(jié)約系統(tǒng)成本。

　　LCD接口轉(zhuǎn)換為VGA接口

　　VGA (Video Graphics Array)接口信號為模擬信號。其關鍵信號有5個，分別是Horizontal Sync水平同步信號(也叫行同步信號)，垂直同步信號Vertical Sync(也叫場同步信號)，Red紅色，Green 綠色和Blue 藍色。電子槍從左至右,從上至下地進行掃描，每行結(jié)束時,用行同步信號進行同步;掃描完所有行后用場同步信號進行場同步。因電子槍偏轉(zhuǎn)需要時間，所以掃完回轉(zhuǎn)中，要對電子槍進行消隱控制:在每行結(jié)束后的回轉(zhuǎn)過程中進行行消隱;在每場結(jié)束后的回轉(zhuǎn)過程中進行場消隱。消隱過程中不發(fā)送電子束。

　　掃描式LCD接口(以S3C2410A的LCD控制器為例圖1)，在每一場完畢后，也是用VSYNC來進行場同步;每一行完畢后，也是用HSYNC進行行同步;也有VCLK像素時鐘，用于鎖存數(shù)據(jù);

　　其場同步信號，寬度為(VSPW+1)，之前有場消隱前肩(VFPD+1)，之后有場消隱后肩(VBPD+1);

　　其行同步信號，寬度為(HSPW+1)，之前有行消隱前肩(HFPD+1)，之后有場消隱后肩(HBPD+1);

　　可以發(fā)現(xiàn)，掃描式LCD接口的同步信號時序和VGA接口是一致的。原因是發(fā)明LCD后，盡管顯示原理不同，但為了在時序上和CRT兼容，也采用了這樣的控制時序?；诖耍耆軐CD接口轉(zhuǎn)換為VGA接口。

　圖1 三星S3C2410A的LCD信號時序圖(來自S3C2410A數(shù)據(jù)手冊)

　　方案實現(xiàn)

　　VGA接口只需Hsync和Vsync兩個同步信號和RGB三個色彩分量信號。而掃描式LCD接口的同步信號的時序和VGA接口的完全一致，可直接把兩個同步信號接入VGA接口。

　　S3C2410A的LCD控制器輸出的是RGB數(shù)字信號。因此若用一些DAC芯片把RGB數(shù)字信號轉(zhuǎn)換為模擬信號，即可實現(xiàn)VGA接口的RGB信號輸入。這類視頻專用DAC芯片較多，例如ADI公司的ADV7120;CHRONTEL公司的CH7004C。實驗中選用的CHRONTEL公司的CH7004C。S3C2410A的LCD控制器與CH7004C的連接如表1。

　　表1 S3C2410A的LCD控制器與CH7004C的連接

在選擇數(shù)據(jù)格式時，RGB565較合適，因為16位數(shù)據(jù)已經(jīng)有6.5萬色，完全足夠;24位數(shù)據(jù)時每個像素實際占用32位，4個字節(jié)，傳輸時對S3C2410A的總線資源占用太大。

　　整個電路原理圖如圖2所示。其中一些需要注意的地方有：

　　CH7004C工作在從模式下，由S3C2410A的I2C控制。在實驗中使用的是精度較好的日本村田(murata)的阻容元件，包括10K,360歐，75歐和10pF的電容。10K用于I2C總線的上拉，360歐用于RSET引腳接地;75歐為R，G，B三個輸出管腳和地之間的終端電阻，10pF電容用于晶振。另外，CH7004C的IIC地址，是通過把ADDR引腳拉高或拉低來設定;接地時，根據(jù)芯片手冊，其7位的I2C地址為1110110，最后加一個讀/寫位。

　圖2 CH7004C的電路原理圖

　　CH7004C的關鍵寄存器及設置