全功能SPI接口的設(shè)計與實現(xiàn)

摘要：SPI(Serial Peripheral Interface，串行外圍接口)是Motorola公司提出的外圍接口協(xié)議，它采用一個串行、同步、全雙工的通信方式，解決了微處理器和外設(shè)之間的串行通信問題，并且可以和多個外設(shè)直接通信，具有配置靈活，結(jié)構(gòu)簡單等優(yōu)點。根據(jù)全功能SPI總線的特點，設(shè)計的SPI接口可以最大發(fā)送和接收16位數(shù)據(jù)；在主模式和從模式下SPI模塊的時鐘頻率最大可以達(dá)到系統(tǒng)時鐘的1／4，并且在主模式下可以提供具有四種不同相位和極性的時鐘供從模塊選擇；可以同時進(jìn)行發(fā)送和接收操作，擁有中斷標(biāo)志位和溢出中斷標(biāo)志位。
關(guān)鍵詞：全功能SPI；時鐘極性和相位；串行通信；微處理器；中斷控制

SPI串行通信接口是一種常用的標(biāo)準(zhǔn)接口，由于其使用簡單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口，應(yīng)用相當(dāng)廣泛。但是現(xiàn)有文獻(xiàn)和設(shè)計多數(shù)僅實現(xiàn)了SPI接口的基本發(fā)送和接收功能，對SPI接口的時序控制沒有進(jìn)行深入的研究。全功能SPI接口應(yīng)具有四種不同的時鐘模式，以適應(yīng)具有不同時序要求的從控制器。文中主要研究SPI接口的時鐘時序，并用具體電路實現(xiàn)具有4種不同極性和相位的時鐘，最后通過仿真驗證和FPGA驗證。

1 SPI控制器典型結(jié)構(gòu)
SPI模塊中的典型結(jié)構(gòu)是用于通信的主從2個控制器之間的連接，如圖1所示。由串行時鐘線(SPICLK)、主機輸入從機輸出線(SPISOMI)、主機輸出從機輸入線(SPISIMO)、SPl選通線(SPSTE)4條線組成。當(dāng)CPU通過譯碼向主控制器寫入要傳輸?shù)臄?shù)據(jù)時，主控制器通過串行時鐘線來啟動數(shù)據(jù)傳輸，將會在串行時鐘線的一個邊沿將數(shù)據(jù)移出移位寄存器，而在串行時鐘的另一個邊沿將數(shù)據(jù)鎖存在移位寄存器中。SPI選通線是SPI控制器的使能端，可以選擇多個從機，實現(xiàn)一主多從的結(jié)構(gòu)，只要SPI選通信號將要選的從機處的選通信號變?yōu)榈碗娖骄湍軌蜻B接成功。

2 全功能SPI控制器設(shè)計
2．1 SPI控制器內(nèi)部結(jié)構(gòu)
SPI控制器的原理框圖如圖2所示，其中主要包括：

1)SPI控制器的內(nèi)部寄存器
SPI操作控制寄存器(SPICTL)，SPI狀態(tài)寄存器(SPISTS)，SPI波特率設(shè)計寄存器(SPIBRR)，SPI接收緩沖寄存器(SPIRXBUF)，SPI發(fā)送緩沖寄存器(SPITXBUF)，SPI串行數(shù)據(jù)寄存器(SPIDAT)，SPI中斷優(yōu)先級控制寄存器(SPIPRI)。
2)SPI控制器內(nèi)的功能模塊
時鐘分頻模塊(Frequency Divider)，內(nèi)部時鐘產(chǎn)生電路(Clk_Occur)，狀態(tài)控制機(Srate Control)，中斷控制(IntContro1)，測試模塊(Test)，輸出控制模塊(Dateout Control)。
2．2 SPI控制器工作原理
圖2給出了SPI控制器的基本原理框圖。SPI控制器可工作在主模式和從模式下，由于在主模式下需要提供相應(yīng)的時鐘給從控制器，較從模式下工作更為復(fù)雜，所以將用工作在主模式下的SPI控制器描述內(nèi)部工作原理。
在開始傳送數(shù)據(jù)前，需將SPI控制器進(jìn)行配置，設(shè)定時鐘波特率(SPIBPR)，時鐘相位和極性，需要傳送的字符位數(shù)(SPICCR)?；九渲媒Y(jié)束后，向SPITXBUF和SPIDAT2個寄存器內(nèi)寫入要傳送的數(shù)據(jù)時，將會起動一次發(fā)送和接收操作。如果有正在傳送的數(shù)據(jù)，向SPITXBUF內(nèi)寫入數(shù)據(jù)，新的數(shù)據(jù)將在當(dāng)前數(shù)據(jù)傳送結(jié)束后自動進(jìn)行發(fā)送和接收操作。