基于DDC和DUC的大帶寬DRFM設(shè)計(jì)與實(shí)現(xiàn)
3.2 FPGA中Doppler模塊的實(shí)現(xiàn)
多普勒調(diào)制原理
,還原I、Q兩路在時(shí)域上的非對(duì)齊性,然后各自完成4倍的內(nèi)插,實(shí)現(xiàn)數(shù)字上變頻,其結(jié)構(gòu)如圖12所示。本文引用地址:http://www.ex-cimer.com/article/153519.htm
該數(shù)字上變頻在FPGA中的具體實(shí)現(xiàn)模塊如圖13所示。
3.4 系統(tǒng)在Modelsim中的仿真
將FPGA中的整個(gè)系統(tǒng)在Modelsim中進(jìn)行仿真,結(jié)果如圖14所示。
將圖14得到的輸出信號(hào)的離散的值導(dǎo)入到Matlab中,查看其頻譜圖,如圖15所示。
如圖15所示,輸出信號(hào)頻率為862.5 MHz,與圖5仿真結(jié)果相同,由此得出,在FPGA中的整個(gè)DRFM系統(tǒng)實(shí)現(xiàn)的功能與理論上得到的結(jié)果一致,從而完成了DRFM系統(tǒng)的功能,達(dá)到了預(yù)期的效果。
4 結(jié)束語
隨著超寬帶高分辨率雷達(dá)在未來戰(zhàn)場(chǎng)發(fā)揮的作用越來越大,對(duì)于超帶寬雷達(dá)的干擾技術(shù)研究,將成為雷達(dá)對(duì)抗領(lǐng)域的重要研究方向。文中針對(duì)基于現(xiàn)代化軟件無線電原理的數(shù)字下變頻(DDC)和數(shù)字上變頻(DUC)技術(shù),對(duì)實(shí)現(xiàn)的DRFM系統(tǒng)進(jìn)行了分析及系統(tǒng)仿真,得出的結(jié)論與預(yù)想結(jié)果吻合良好,證明了系統(tǒng)的可行性。
評(píng)論