隔離式LVDS接口電路

評(píng)估和設(shè)計(jì)支持

電路評(píng)估板

CN-0256 電路評(píng)估板(EVAL-CN0256-EBZ)

設(shè)計(jì)和集成文件

原理圖、布局文件、物料清單

電路功能與優(yōu)勢(shì)

低壓差分信號(hào)(LVDS)是低功耗、高速、點(diǎn)對(duì)點(diǎn)通信的既定標(biāo)準(zhǔn)(TIA/EIA-644)。它用于在儀器儀表和控制應(yīng)用中通過(guò)背板或短電纜鏈路傳輸大量數(shù)據(jù)，或分配高速時(shí)鐘至應(yīng)用電路的不同部分。

圖1所示電路表示LVDS接口的隔離。隔離LVDS接口的好處有：保護(hù)器件免受故障影響(安全隔離) ，以及增加魯棒性(功能隔離)。

ADuM3442為ADN4663 LVDS驅(qū)動(dòng)器的邏輯輸入以及ADN4664LVDS 驅(qū)動(dòng)器的邏輯輸出提供數(shù)字隔離。除了使用ADuM5000提供隔離式電源，在工業(yè)和儀器儀表應(yīng)用中隔離LVDS鏈路還面臨著許多挑戰(zhàn)，包括：

• 邏輯信號(hào)與LVDS驅(qū)動(dòng)器/接收器隔離、確保電路總線端的標(biāo)準(zhǔn)LVDS通信。

• 高度集成的隔離僅使用兩個(gè)額外的寬體SOIC器件(ADuM3442 和ADuM5000 ) 來(lái)隔離標(biāo)準(zhǔn)LVDS 器件(ADN4663和ADN4664)。

• 與傳統(tǒng)隔離(光耦合器)相比功耗更低。LVDS應(yīng)用的特性之一是低功耗工作。

• 多通道隔離。LVDS應(yīng)用中，使用并行通道以盡量增大數(shù)據(jù)吞吐量。本電路演示4通道隔離(本實(shí)例中采用兩條發(fā)射通道和兩條接收通道)。

• 工作速度高；最高工作速度達(dá)150 Mbps，輕松滿(mǎn)足基本LVDS的速度要求。

圖1所示電路隔離了一個(gè)雙通道LVDS線路驅(qū)動(dòng)器和一個(gè)雙通道LVDS接收器。它可在單電路板上實(shí)現(xiàn)兩條完整的發(fā)射和接收路徑。

圖1. 隔離式LVDS接口電路(原理示意圖，未顯示所有連接)

CN-0256

電路描述

隔離式LVDS 的應(yīng)用包括安全隔離和/或電路板間、背板和印刷電路板(PCB)通信鏈路的功能隔離。例如當(dāng)LVDS背板系統(tǒng)的一個(gè)或多個(gè)插卡有遭受高電壓瞬變的風(fēng)險(xiǎn)時(shí)，便可使用安全隔離。隔離LVDS接口可確保這類(lèi)故障條件不影響系統(tǒng)中的其他電路。某些情況下使用功能隔離很有效，例如測(cè)量設(shè)備。若在ADC和FPGA之間隔離LVDS鏈路，則可提供浮動(dòng)的接地層，提升測(cè)量數(shù)據(jù)的完整性，并降低來(lái)自應(yīng)用的其他部分的干擾。

圖2表示隔離式LVDS接口電路，它隔離兩個(gè)發(fā)射通信通道( C M O S / T T L 至LV D S ) 和兩個(gè)接收通道 ( LV D S 至CMOS/TTL) 。隔離信號(hào)的數(shù)據(jù)速率最高可達(dá)150 Mbps，此速率下還可保持ADuM3442 的最大脈沖寬度失真規(guī)范。

圖2. 隔離式LVDS接口電路

邏輯電平可施加于IN1和IN2 ，并且被ADuM3442 隔離。ADuM3442 對(duì)應(yīng)的輸出(DIN1和DIN2 測(cè)試引腳)連接至ADN4663 LVDS 驅(qū)動(dòng)器，以便在DOUT1+ 、DOUT1− 和DOUT2+ 、DOUT2−上建立LVDS信號(hào)。

ADN4664 LVDS接收器可在RIN1+ 、RIN1−和RIN2+ 、RIN2−上接收LVDS信號(hào)。接收器輸出(ROUT1 、ROUT2測(cè)試引腳)連接至ADuM3442 ，以便隔離信號(hào)。ADuM3442對(duì)應(yīng)的邏輯輸出為OUT1和OUT2。

電路通過(guò)連接VDD1從邏輯端供電。電源可以是3.3 V或5 V ，為ADuM3442(電路信號(hào)隔離)的邏輯端供電或?yàn)锳DuM5000供電，ADuM5000則為電路總線端提供隔離式電源。

ADuM5000 的輸出VISO可為L(zhǎng)VDS驅(qū)動(dòng)器(ADN4663)和LVDS接收器(ADN4664)以及ADuM3442的總線端提供3.3 V電源。

采用了AN-0971應(yīng)用筆記“isoPower器件的輻射控制建議”指南中的描述進(jìn)行電路布局。此外，該布局針對(duì)高速差分信號(hào)優(yōu)化。LVDS輸入/輸出走線長(zhǎng)度匹配，并具有50 Ω的對(duì)地阻抗(差分對(duì)之間的阻抗為100 Ω)。每對(duì)測(cè)試點(diǎn)與驅(qū)動(dòng)器/接收器同樣距離匹配。多個(gè)接地過(guò)孔排列在走線旁邊以增加高速工作時(shí)的信號(hào)完整性。LVDS 的輸入RIN1+ 、RIN1−和RIN2+ 、RIN2−連接100 Ω的端電阻(R1 、R2) 。將任意連接到DOUT1+ 、DOUT1−和DOUT2+ 、DOUT1−的總線接收端進(jìn)行端接。電源和接地通過(guò)螺旋電纜連接器互相連接(VDD1和GND1) 。邏輯輸入(IN1 、IN2)/輸出(OUT1 、OUT2)通過(guò)4個(gè)SMB連接器互相連接。總線信號(hào)通過(guò)8個(gè)SMB連接器以相似的方式連接。它們通過(guò)走線以對(duì)地50 Ω的阻抗連接LVDS驅(qū)動(dòng)器(ADN4663)和接收器(ADN4664)。

電路評(píng)估與測(cè)試

若要對(duì)隔離式LVDS接口電路板供電，在VDD1上施加3.3 V或5 V 電源。檢查VDD2測(cè)試點(diǎn)的電壓水平以測(cè)試該電路是否正確供電。該測(cè)試點(diǎn)是ADuM5000提供的隔離式電源，額定值應(yīng)為3.3 V或5 V。

完整的發(fā)射和接收通道可通過(guò)將LVDS輸出的一條通道連接至LVDS輸入的一條通道進(jìn)行測(cè)試。例如，要測(cè)試通道1 ，則：DOUT1+與RIN1+相連；DOUT1-與RIN1-相連；連接可使用SMB至SMB導(dǎo)聯(lián)。

信號(hào)發(fā)生器或模式發(fā)生器可連接至IN1 ，并且OUT1測(cè)試點(diǎn)(或OUT1連接器)的輸出必須匹配輸入。測(cè)試設(shè)置如圖3所示。

圖3. 發(fā)射和接收通道1的測(cè)試設(shè)置

圖4 中的示波器曲線圖表示IN1 、RIN1+ 、RIN1−和OUT1的測(cè)試波形，測(cè)試時(shí)在IN1上采用50 Mbps時(shí)鐘信號(hào)，DIN1+和RIN1+ 、DIN1−和RIN1−之間采用90 cm屏蔽導(dǎo)聯(lián)。