基于FPGA的多體制雷達信號源的設(shè)計

3系統(tǒng)軟件設(shè)計
3.1FPGA程序設(shè)計

在本文所設(shè)計的雷達信號源中，采用了XINUNXSpartan-3系列FPGA，型號為XC23S1000，他具有106個邏輯門，DistributedRAM共120kb，BlockRAM共432kb，還具有4個DCM單元，最大可用I/O391個。由于系統(tǒng)采用FPGA作為核心控制器件，因此具有很好的擴展性，當對系統(tǒng)的參數(shù)發(fā)生改變時，只需要對FPGA內(nèi)部程序加以修改即可。而不用進行硬件的改動，正因為FP-GA具有這樣的優(yōu)勢，因此使本系統(tǒng)具有很好的靈活性。

通過對FPGA編程，主要完成了對AD9959控制功能和串口收發(fā)功能。AD9959內(nèi)部集成了4個DDS內(nèi)核，每個DDS內(nèi)核都集成了32-b的相位累加器和相位一幅度轉(zhuǎn)換器。每路DDS輸出的信號頻率可以通過下式來計算：

其中，fs表示系統(tǒng)采樣時鐘，F(xiàn)TW表示頻率控制字，fo表示DDS輸出信號頻率。由于在雷達信號源中，線性調(diào)頻信號是常用的信號形式，因此這里主要以線形調(diào)頻信號作參考。FPGA可以向AD9959發(fā)送控制字，從而可以控制輸出信號的起始頻率、調(diào)頻斜率系數(shù)、截止頻率等。FPGA控制AD9959寫入指令的時序邏輯圖如圖2所示。

FPGA在系統(tǒng)中不僅完成了控制AD9959的功能，同時還完成符合RS232協(xié)議的串口數(shù)據(jù)的傳送功能，UART功能都采用VerilogHDL語言描述，這樣使系統(tǒng)更加緊湊、小巧。

3．2PC機程序設(shè)計

PC機軟件主要完成用戶參數(shù)的輸入并且將數(shù)據(jù)通過RS232串口發(fā)送到FPGA，程序采用C編寫，界面上可以輸入生成雷達信號的各種參數(shù)，比如信號頻率、起始頻率、截止頻率、調(diào)頻斜率，由于AD9959可以生成FSK，PSK，ASK多種體制信號，用戶還可通過下拉列表選擇信號樣式。系統(tǒng)控制軟件界百如圖3所示。

軟件中利VisualStudio.NET中提供的串行通信控件Activex來實現(xiàn)串行數(shù)據(jù)通信功能，軟件的程序流程如圖4所示。

4結(jié)語

系統(tǒng)采用FPGA作為核心控制器，不僅完成了對AD9959的控制功能，同時還完成了串行數(shù)據(jù)傳輸功能，使電路設(shè)計更加簡潔并具有很好的擴展性，在系統(tǒng)升級過程中，不必改動硬件設(shè)計，只需要將FPGA內(nèi)部程序進行修改即可完成新的功能。

本文所設(shè)計的雷達信號源已經(jīng)在實際工作中得到很好的應用，系統(tǒng)可以同時輸出4路相參的信號，頻率范圍為10～150MHz，每路輸出可以單獨控制也可以整體控制，用戶可以通過PC機對系統(tǒng)輸出的信號參數(shù)、樣式進行沒定，從而可以很方便地輸出相應的雷達信號。系統(tǒng)具有很強的實用性、靈活性和可擴展性，在實際工作中取得了很好的效果，具有良好的應用前景。