音頻信號數(shù)字化光纖傳輸實驗儀信道的設計與實現(xiàn)
加入技術交流群
2．3．2 A／D轉換部分
模數(shù)轉換電路采用了Cirrus Logic公司出品的專業(yè)音頻處理集成芯片CS5342，其工作時鐘頻率設定為18．432 MHz，由FPGA提供。信號由AINL和AINR管腳輸入，SDOUT輸出轉換后的串行二進制數(shù)據(jù)，LRCK和SCLK輸出采樣頻率。M0和M1腳分別接高、低電平，以保證芯片工作在雙倍速主動模式上，分頻產(chǎn)生采樣頻率96 MHz。另外，RST腳置高電平，各類參考電壓引腳加入適當?shù)臑V波電容，使芯片穩(wěn)定且正確地工作。其電路如圖4所示。本文引用地址：http://www.ex-cimer.com/article/154036.htm
2．4 信號發(fā)送部分
由FPGA處理后的數(shù)據(jù)要通過光纖發(fā)送，需先將并行數(shù)據(jù)轉換為串行數(shù)據(jù)，再將串行數(shù)據(jù)轉換為光信號。
2．4．1 并／串轉換
電路采用串化器SN65LV1023A集成芯片實現(xiàn)，電路如圖5所示，其對應接收端由解串器SN65LV1224A集成芯片完成。SN65LV1023A可以將10位并行數(shù)據(jù)轉換為串行差分數(shù)據(jù)流，該差分數(shù)據(jù)流可以由SN65LV1224A還原為10位的并行數(shù)據(jù)。這一組芯片內(nèi)部有鎖相環(huán)，可以為數(shù)據(jù)輸出自己匹配時鐘。串化器SN65LV1023A參考時鐘選為18．432MHz與數(shù)據(jù)在該時鐘頻率下輸入，其芯片內(nèi)部匹配產(chǎn)生數(shù)據(jù)輸出時鐘，每一個10位并行數(shù)據(jù)轉換為12位串行數(shù)據(jù)，其中多出一個起始位和一個終止位，所以有效頻率為184．32 MHz。解串器的參考時鐘也定為18．432 MHz，以滿足數(shù)據(jù)傳輸需求。
由于音頻信號是實時不斷的，所產(chǎn)生的數(shù)據(jù)流連續(xù)進行，所以電路不能設置進入高阻態(tài)或省電模式，因此LV1023的DEN和PWRDN都置高電位。
串行數(shù)據(jù)的準確傳輸需要串化器和解串器同步，該組芯片采用的是隨機同步方式。串化器的SYNC1和SYNC2懸空。解串器的LOCK輸入到FP GA以對數(shù)據(jù)傳輸進行實施控制。
數(shù)字通信相關文章:數(shù)字通信原理
評論