高性能低功耗模數(shù)轉(zhuǎn)換器ADS249的介紹及其應(yīng)用

摘要：現(xiàn)代信息處理應(yīng)用中，對模數(shù)轉(zhuǎn)換器的速度、精度、功耗和動態(tài)性能等關(guān)鍵性能指標(biāo)不斷提出更高的要求。針對模數(shù)轉(zhuǎn)換的實(shí)際應(yīng)用，提出并設(shè)計(jì)了一種基于TI公司生產(chǎn)的雙通道14位250MSPS低功耗A／D轉(zhuǎn)換器ADS4249的RGB視頻編碼器電路設(shè)計(jì)。這款A(yù)／D轉(zhuǎn)換器的技術(shù)創(chuàng)新點(diǎn)在于其完美的實(shí)現(xiàn)高動態(tài)性能的同時(shí)又能擁有1．8V起低功耗。這一特性使得ADS4249非常適合多載波，寬帶通信的信號處理應(yīng)用。
關(guān)鍵詞：雙通道；低功耗；模數(shù)轉(zhuǎn)換器；多載波；寬帶通信

伴隨半導(dǎo)體技術(shù)、數(shù)字信號處理技術(shù)及通信技術(shù)的飛速發(fā)展，A／D、D／A轉(zhuǎn)換器近年也呈現(xiàn)高速發(fā)展的趨勢。人類數(shù)字化的浪潮推動了A／D、D／A轉(zhuǎn)換器不斷變革，現(xiàn)在，在通信產(chǎn)品、消費(fèi)類產(chǎn)品、工業(yè)醫(yī)療儀器乃至軍工產(chǎn)品中無一不顯現(xiàn)A／D、D／A轉(zhuǎn)換器的身影，可以說，A／D、D／A轉(zhuǎn)換器已經(jīng)成為人類實(shí)現(xiàn)數(shù)字化的先鋒。
隨著混合信號電路在數(shù)據(jù)傳輸、通信等領(lǐng)域中發(fā)揮著日益重要的作用，高帶寬、高性能的模數(shù)轉(zhuǎn)換器設(shè)計(jì)成為了關(guān)注的重點(diǎn)和難點(diǎn)。尤其是在信息應(yīng)用中，對摸救轉(zhuǎn)換器的速度、精度、功耗、和動態(tài)性能等關(guān)鍵性能指標(biāo)都提出了更高的要求。設(shè)計(jì)系統(tǒng)的實(shí)用性及適用性不僅取決于實(shí)現(xiàn)效率更高、精度更高、功耗更小的系統(tǒng)，同時(shí)還要使之滿足更高性能的規(guī)范要求。因此，如何提高模數(shù)轉(zhuǎn)換器的高帶寬、高性能性能及低功耗是衡量系統(tǒng)是否具有良好的應(yīng)用價(jià)值的標(biāo)準(zhǔn)。為此，針對模數(shù)轉(zhuǎn)換的實(shí)際應(yīng)用，撮出并設(shè)計(jì)了一種基于TI公司生產(chǎn)的雙通道14位250MSPS低功耗A／D轉(zhuǎn)換器ADS4249的RGB視頻編碼器電路設(shè)計(jì)。
ADS4249，作為TI雙通道ADS42微功耗12／14位模數(shù)轉(zhuǎn)換器家族的薪成員，這款A(yù)／D轉(zhuǎn)換器的技術(shù)創(chuàng)新點(diǎn)在于其完美的實(shí)現(xiàn)高動態(tài)性能的同時(shí)又能擁有1.8V超低功耗。這一特性使得ADS4249非常適合多載波，寬帶通信的信號處理應(yīng)用。
ADS4249具有可被用予改善動態(tài)范圍性能較低的滿量程輸入范圍的增益選擇，同時(shí)包含了一個(gè)可以用于消除ADC偏移的偏移校正回路。ADS 4249具有可以單獨(dú)使用并行或串行接口控制程序的功能，DDR LVDS和CMOS并平接口數(shù)字輸出信號都可以在一個(gè)緊湊的qfn-64powerpad?包內(nèi)加載。
該器件采用無引線QFN封裝取代了傳統(tǒng)的外引腳及相關(guān)的去耦電容。其工作溫度可達(dá)到工業(yè)級(-40～+85℃)。

1. ADS4249應(yīng)用信息
1．1 工作原理
ADS4249是TI超低功耗系列產(chǎn)品中雙通道12／14位AD轉(zhuǎn)換器。在輸入時(shí)鐘發(fā)起的每一個(gè)上升沿，每個(gè)信道的模擬輸入信號都被在同一時(shí)間采樣。在每個(gè)信道中的采樣信號都將轉(zhuǎn)換成一系列低分辨率階躍，在每個(gè)階躍中采樣或保持信號又被轉(zhuǎn)換成一個(gè)高速，低分辨率，速閃子ADC。階躍輸入和等效量化的區(qū)別在于傳輸?shù)较乱患壍脑鲆娌煌?br /> 在每一個(gè)時(shí)鐘，每個(gè)下級信號將采樣信號分解的更加精準(zhǔn)。所有階躍的數(shù)字輸出信號組合成一個(gè)數(shù)字校正邏輯塊，同時(shí)在16個(gè)時(shí)鐘周期數(shù)據(jù)延時(shí)產(chǎn)生最終的數(shù)字化輸出代碼。這個(gè)代碼可以用于DDR LVDS或并聯(lián)CMOS，同時(shí)編碼或者直偏移二進(jìn)制或二進(jìn)制補(bǔ)碼格式。最初的一級的子ADC的動態(tài)偏移量限制了模擬輸入的最大頻率約為400MHz(2-V振幅)或者600 MHz(1-V振幅)。
1．2 模擬輸入
模擬輸入由一個(gè)基于開關(guān)電容的微分S／H結(jié)構(gòu)組成，這種微分拓?fù)洳季直ＷC了高輸入頻率下的高采樣頻率。INP和INM引腳要外偏置圍繞著0．95 V，共模電壓，作用于VCM引腳，為了保證全差分輸入，INP和INM引腳的偏置電壓必須在VCM+0．5 V和VCM 0．5 V之間保持平衡，從而保證2 V微分輸入偏置。輸入采樣電路在頻率到達(dá)550 MHz是具有3-dB帶寬(測量值源于輸入引腳的電壓取樣)。模擬輸入信號的等效電路如圖1所示。