低成本FPGA的JESD204A應(yīng)用

　　圖2——JESD204A接口

　　目前，NXP半導(dǎo)體提供的CGVTM數(shù)據(jù)轉(zhuǎn)換器上的JESD204A接口是一種高速串行接口，使用兼容CML的差分信號(hào)和8B/10B編碼。目前的最高數(shù)據(jù)速率為3.125 Gbps，通過數(shù)據(jù)轉(zhuǎn)換器和FPGA之間的多路通道實(shí)現(xiàn)任意大小的系統(tǒng)帶寬，實(shí)現(xiàn)每個(gè)通道帶寬超過312.5兆字節(jié)/秒的數(shù)據(jù)速率。由于JESD204A支持精確的跨線同步，它本身還支持正交采樣，這對(duì)于以O(shè)FDM調(diào)制機(jī)制為基礎(chǔ)的3G和4G空中接口來說是非常必要的?；赟ERDES的數(shù)據(jù)轉(zhuǎn)換器和FPGA的優(yōu)勢(shì)

　　可編程邏輯和高速數(shù)據(jù)轉(zhuǎn)換技術(shù)在基站設(shè)計(jì)的整個(gè)演變過程中發(fā)揮了非常重要的作用。數(shù)據(jù)轉(zhuǎn)換器提供了射頻功率放大器與無線通信單元中射頻小信號(hào)部分的橋接，而FPGA為設(shè)計(jì)師們提供了足夠的靈活性，使得在空中接口規(guī)范完全確定之前就可以開始設(shè)計(jì)。

　　日益增加的基站數(shù)據(jù)吞吐量的需求導(dǎo)致了無線通信單元的元件成本和功耗的增加，并使得相關(guān)印刷電路板和接口更加復(fù)雜，同時(shí)更加強(qiáng)調(diào)對(duì)信號(hào)完整性的要求。兼容了JESD204A的數(shù)據(jù)轉(zhuǎn)換器，具有降低元器件材料成本及其他商業(yè)和技術(shù)方面的優(yōu)點(diǎn)，使得BTS的OEM廠商無法忽略這個(gè)新型、具有突破性意義的接口選擇。不斷節(jié)約的元器件材料成本很快超過了采用該接口技術(shù)的花費(fèi)，并且還提高了系統(tǒng)的可靠性，從而進(jìn)一步節(jié)約了成本。

　　JEDEC JESD204A通過簡化印刷電路板布局大大地降低了射頻拉遠(yuǎn)單元的元器件材料成本，印刷電路板布局的簡化在減少了電路板層數(shù)的同時(shí)縮小了電路板尺寸，這兩者都是增加電路板成本的重要因素。此外，由于JESD204A大大降低了數(shù)據(jù)轉(zhuǎn)換器和FPGA之間的接口信號(hào)數(shù)量，從而使得整個(gè)系統(tǒng)的可靠性得到增強(qiáng)。由于低電壓擺幅的CML降低了功耗，電源的元器件材料成本也可能相應(yīng)地減少。JESD204A除了有助于降低元器件材料成本，還對(duì)設(shè)計(jì)的系統(tǒng)架構(gòu)級(jí)有很大的益處。強(qiáng)大的嵌入式協(xié)議(沒有軟件開銷)，包括數(shù)據(jù)加擾、單比特錯(cuò)誤檢測和數(shù)據(jù)線路同步丟失檢測，以及加強(qiáng)了射頻印刷電路板上模擬和數(shù)字部分的隔離，提高了抗噪聲能力。許多業(yè)內(nèi)觀察員認(rèn)為數(shù)據(jù)轉(zhuǎn)換接口向JESD204A的轉(zhuǎn)換是不可避免的，就像在PC和DSP硬件領(lǐng)域中向USB、PCI Express和串行RapidIO高速串行的轉(zhuǎn)換一樣。

　　正如數(shù)據(jù)轉(zhuǎn)換器那樣，對(duì)于成本、功耗和性能的更高要求也迫使FPGA架構(gòu)發(fā)生重大改變，從而顯著地提高了其性能、特性和邏輯密度。與ASIC相比，F(xiàn)PGA因其本身的靈活性和更快的產(chǎn)品上市時(shí)間，長期以來一直廣受贊譽(yù)，但是過去FPGA僅限用于“接口邏輯”和“修正錯(cuò)誤”的應(yīng)用。如今由于FPGA的價(jià)值已大大擴(kuò)展，這一情況已經(jīng)發(fā)生改觀。例如，萊迪思低成本、低功耗的新型FPGA系列，具有增強(qiáng)型功能，如集成的SERDES、DSP的數(shù)據(jù)通路和嵌入式存儲(chǔ)器，已經(jīng)成為了眾多射頻拉遠(yuǎn)單元設(shè)計(jì)的重要組成部分。系統(tǒng)設(shè)計(jì)工程師們現(xiàn)在僅需花費(fèi)一半的功耗和成本，利用這款極具競爭力的帶有SERDES功能的FPGA，在復(fù)雜的信號(hào)路徑應(yīng)用中使用這個(gè)可編程平臺(tái)，實(shí)現(xiàn)諸如數(shù)字下變頻(Digital Down Conversion，DDC)、數(shù)字上變頻(Digital Up Conversion，DUC)、波峰因數(shù)縮小(Crest Factor Reduction，CFR)和數(shù)字預(yù)失真(Digital Pre-Distortion，DPD)功能。

　　小結(jié)

　　BTS的OEM廠商需要認(rèn)真考慮，使用新的JESD204A高速串行接口為射頻拉遠(yuǎn)單元節(jié)省元器件材料成本和其他費(fèi)用，以作為應(yīng)對(duì)未來不斷增加的無線基礎(chǔ)設(shè)施ASP的降價(jià)壓力的一種重要手段。

　　過去，F(xiàn)PGA和數(shù)據(jù)轉(zhuǎn)換器在射頻拉遠(yuǎn)單元設(shè)計(jì)中發(fā)揮了關(guān)鍵作用;如今，它們?cè)诮档拖到y(tǒng)構(gòu)建成本上發(fā)揮著更大的作用?；赟ERDES的、可擴(kuò)展的JESD204A接口在多個(gè)ADC / DAC和多個(gè)FGPA之間提供了一個(gè)無縫、簡化的、低功耗和低成本的數(shù)據(jù)高速公路。功能豐富、更低成本的FPGA實(shí)現(xiàn)了更快的產(chǎn)品上市時(shí)間和更短的成本收回周期，并提供能夠更有效地應(yīng)對(duì)不斷變化的標(biāo)準(zhǔn)的靈活性。系統(tǒng)設(shè)計(jì)工程師現(xiàn)在還擁有一個(gè)令人興奮的、改進(jìn)的工具集來應(yīng)對(duì)不斷發(fā)展的無線寬帶市場的挑戰(zhàn)。