為半導體制造業(yè)提供可靠的硅設計鏈

在 Globalpress的2006電子峰會中，專題討論會“為半導體制造業(yè)提供可靠的硅供應鏈”對半導體制造和硅設計業(yè)界有一定的啟發(fā)性。

制造業(yè)從垂直走向水平

座談會主持人Joanne Itow(照片的左1)是半導體調研公司 Semico 的董事經理，她強調了建立硅設計鏈的重要性。她說：“在過去10~15年來，半導體制造和供應鏈發(fā)生了根本性的變化。過去采取垂直整合的結構方式，從電路設計、制造甚至某些設備和測試都是在同一屋檐下實現(xiàn)的；現(xiàn)在情況完全不同了，參與我們座談會的代表就有來自EDA、IP和設計、制造設備、晶圓代工、自動測試等不同的公司。由于制造技術的高度復雜性和競爭性，半導體供應鏈采取分散結構非常有效，因為這些公司在不同領域內擁有特長和研發(fā)經驗?，F(xiàn)今，設計鏈的供應商面臨更嚴峻的挑戰(zhàn)，正如參加這次座談會的公司那樣, 首先要完成合同將產品送到用戶手中，還要實現(xiàn)合理的成本和方便的系統(tǒng)平臺整合服務?！?nbsp; 

 近十年來，半導體制造的物理層面比過去更具挑戰(zhàn)性，硅設計鏈內的許多成員必須共同努力為用戶提供快速和低成本的發(fā)展道路。例如對半導體制造廠和制造及測試設備供應商的挑戰(zhàn)是研發(fā)更精確的設備，EDA 公司致力于研發(fā)更好的可制造性設計工具。當前，新芯片的設計數(shù)量開始收縮，只有少數(shù)公司有能力投入開發(fā)自主芯片的大量資金，當前，由于新制造廠的大部分資金進入亞洲，美國和歐洲是否繼續(xù)淡出半導體制造業(yè)？EDA 公司能否跟得上設計工具的研發(fā)，是否需要制造商或用戶的參與？

硅設計業(yè)座談會上有四位主要發(fā)言人，如照片。他們分別是Cadence設計系統(tǒng)公司商務拓展部副總裁 Aurangzeb Khan(左2)，應用材料(Applied Materials)公司Maydan 技術中心技術主管Mike Smayling(左3)，特許半導體(Chartered)公司全球市場平臺聯(lián)盟副總裁 Kevin Meyer(左4)，安捷倫科技公司(Agilent )半導體測試事業(yè)部供應鏈經理John Cheng(左5)   。他們發(fā)言的重點是介紹在硅設計供應鏈中各公司面對的挑戰(zhàn)和解決辦法。

硅供應鏈向水平整合發(fā)展    
   
Cadence公司Aurangzeb的發(fā)言重點是“最近EDA 的動向”，多年來硅設計業(yè)以Cadence為首，與Synopsys和Mentor形成了業(yè)界的三巨頭，對硅設計鏈做出重要貢獻。面對市場的變化， 高科技產品開發(fā)策略也在調整中。當前，半導體公司普遍認為，消費電子產品將在今年和未來幾年內推動半導體業(yè)的增長。這種趨勢將使設計業(yè)界出現(xiàn)前所未有的變化，原因在于，個別的消費產品和技術要求與企業(yè)性用戶的不同。許多消費產品要在非常準確的時段內，以非常獨特的設計進入市場，時段通常只有幾周的時間。如果產品具有正確的屬性，則可以創(chuàng)造幾千萬美元的銷售額。但是，如果推出時間晚了，產品很可能沒有收益。因此，誰是第一個或者第二個進入市場很重要，你一定要爭第一。  除此之外，消費產品還要求語音、數(shù)據(jù)和視頻的融合，最好是有一臺超級計量機裝在口袋中。為了實現(xiàn)這些要求，這些產品不但要有相應的內容，而且軟件、芯片、封裝等都要符合制造和測試的要求。只有共同整 合才能使產品迅速投放市場，為此需要設計、制造和供應鏈的的整合，使產品具有唯一的獨特性。"                                                                                                                                                                            
應用材料公司 Michael的發(fā)言內容是“ 可制造性設計(DFM )”。多年雄據(jù)半導體設備制造業(yè)首席的應用材料公司在DFM 方面有25~30年的經驗，目標是完善從電路設計至制造的路線圖，使設計適合用戶的制造能力。在介紹應用材料的經驗時，他說：“我們始終堅持服務至上的宗旨。當前可制造性設計越來越復雜，它不再是一條供應鏈，實際上是一個供應圈。我們互相既是用戶，同時也是供應商。對我們來說，多個層面之間的互動極為重要?！睆?30nm 進入90nm 再到65nm時 ，情況就更加復雜了。 現(xiàn)在，45nm 的工藝開發(fā)剛剛起動，要處理的問題涉及多個方面，最通用的解決方法是物理層由設計團隊承擔，但設計圖形沒法在晶圓上復制。這正是主要問題之所在，因為它并不符合“您所見到的就是您所得到的”慣例。應用材料用了大量時間去了解和試圖解決該問題。Michael 談到：現(xiàn)今的制程大都具有可變性，這些因素在向90nm  過渡時已表現(xiàn)出來，在65nm  向45nm  過渡時更為明顯。當我們設計更多消費電子產品時，功率成為更緊迫的問題?，F(xiàn)實的介電層縮小到原子極限時，就要求電路解決諸如銅互連和材料變化等問題。解決這些問題需要團隊成員的合作，而用戶、合同商、供應商的整合能夠推動成本的降低。

Chartered半導體公司Kevin的發(fā)言重點是“供應鏈企業(yè)之間的技術合作”。從事晶圓代工的新加坡Charerted多年來年銷售額保持10億美元左右，在業(yè)界居臺積電(TSMC)和聯(lián)華之后的第三位，2005年被中國中芯國際(SMIC)超過，退居第四。為了擴大生產和提高技術水平，在半導體業(yè)不景氣的2001~2002年，Chartered即開始尋求世界級的合作伙伴，最近終于與IBM微電子公司 結成聯(lián)盟。Kevin認為：在共同技術平臺與IBM 合作是應對技術復雜性的可行辦法。公司投入40~60億美元巨資建廠，務求在增長的半導體市場中占有更大份額?，F(xiàn)在，三星電子亦參加了該合作計劃，未來合作范圍將繼續(xù)擴大。

安捷倫公司John以“從測試設備觀點看垂直與水平整合”題目發(fā)言，他說：“前不久在商業(yè)刊物上閱讀到一篇財經文章，作者的觀點是：當供應鏈垂直整合時，就出現(xiàn)分散整合的力量；當供應鏈水平整合時，就出現(xiàn)分散整合的另一股力量。這種情況正在半導體供鏈中同樣出現(xiàn)，業(yè)界都從垂直整合走向水平整合獲得好處。”  同時John也指出困難所在：在轉換過程中仍存在許多挑戰(zhàn)。在垂直鏈內設計、生產、制造三者之間的知識交流相對比較簡單，因為他們大部分時間是在同一公司內進行。而且三者分享和承擔同一財務目標。垂直整合雖然不夠敏捷，但它已構成一種商業(yè)模式。在水平供應鏈中，項目采取外包，使得過程容易管理。當分包商的用戶跨越幾個區(qū)段時，相互之間的效益就可能削弱。當然，不會有能包治百病的靈丹妙藥。水平鏈也有來自本身的挑戰(zhàn)，最重要的問題是，由于供應鏈內各公司的知識產權和財務目標互不相同所引起?！?

設計業(yè)的挑戰(zhàn)和應對

早在春秋戰(zhàn)國時期，我國的思想家根據(jù)政治地緣學提出了“合縱”和“連橫”的結盟策略，促進了中國的統(tǒng)一和進步，以后又出現(xiàn)多次“分久必合，合久必分”的朝代更換。在半導體供應鏈中的垂直整合向水平分散，體現(xiàn)了合縱和連橫策略的靈活運用。傳統(tǒng)的設計、制造、封裝、測試的半導體供應鏈分為前后工序，事實證明這種垂直供應鏈的分工推動了半導體業(yè)的發(fā)展。近十多年來，130nm  以上的節(jié)點順利攻破后，隨著90、65、45nm  三個尺寸越來越小節(jié)點的技術難度的增加，半導體供應鏈內的各個環(huán)節(jié)變得首尾相接，環(huán)環(huán)相扣，從垂直整合走向水平整合己獲得業(yè)界的共識。

作為半導體供應鏈中的最重要環(huán)節(jié)的硅設計鏈曾有輝煌的業(yè)績，系統(tǒng)芯片(SoC)技術的突破，使單芯片電子系統(tǒng)得以實現(xiàn)，2005年硅設計業(yè)市場達到70多億美元。具備DFM的EDA工具促進無廠半導體業(yè)( Fabless )的實現(xiàn)，2005年Fabless產值突破400億美元，約占全球半導體總產值的1/6。但是，當前硅設計鏈面臨更多的挑戰(zhàn)，突出表現(xiàn)為：

后端工序的封裝業(yè)開發(fā)成功創(chuàng)新的系統(tǒng)級封裝(SiP), 它更適合消費電子產品的小批量、多品種、快速上市的要求，使前端工序的硅設計業(yè)失去一部分SoC客戶。

90nm節(jié)點以下的芯片設計費用猛增，導致設計項目減少，而且開發(fā)新EDA工具需要數(shù)以百億美元的資金的投入，導致硅設計業(yè)出現(xiàn)大量的創(chuàng)新資金缺口。

根據(jù)電子應用的走向，半導體市場今后20年內將由消費電子作為新的增長點，硅設計業(yè)的服務對象從企業(yè)性的IT 和通信產品，變?yōu)樯鲜袝r間非常靈敏的消費電子產品，需要硅設計業(yè)提供高效率的統(tǒng)一設計平臺。

亞洲設計業(yè)的興起，促使美國和歐洲更多半導體項目東移。然而，美國政府不能放手讓作為半導體供應鏈核心的硅設計技術大權旁落，束縛了硅設計業(yè)委托加工和技術轉移的手腳。

硅設計業(yè)應對挑戰(zhàn)的可行辦法，就是向水平整合發(fā)展，促進EDA設計商、晶圓制造商、設備供應商、無廠制造商等相關業(yè)界的合作，所謂有錢出錢，有力出力，構建全球一流水平的硅設計鏈。目前己取得成效，2005年3月第一個由應用材料、ARM  、Cadence  和臺積電這些業(yè)界領先廠商組成的硅設計鏈協(xié)作組織( Silicon Design Chain Initiative，SDC )宣布成立，作為SoC  的協(xié)作組織，目標是開發(fā)可預測性的、可再用的、經濟的設計方案，確保一次流片成功的設計和工序流程的EDA工具。同時發(fā)表第一項合作成果，90nm的低功耗設計經驗證，表明可降低工作功耗40%。今年2月，SDC  繼續(xù)發(fā)表更新的2.0版本，使待機漏電功率成倍降低。類似SDC的半導體硅設計協(xié)作組織將會繼續(xù)出現(xiàn)。

我國的硅設計業(yè)從2000年開始迅速發(fā)展，至今中小型設計公司和設計室共500多家，人數(shù)超過2萬，然而數(shù)量雖多而產值不高。我國硅設計業(yè)由于缺少自主知識產權和拳頭產品，也是整個半導體供應鏈中的薄利環(huán)節(jié)。當國際上半導體供應鏈從合縱走向連橫整合，新的硅設計鏈作為最重要的一環(huán)而得到加強的經驗，對我國硅設計業(yè)可能值得借鑒，推動業(yè)界從量變到質變的升華，走出具有中國特色的硅設計鏈發(fā)展路線圖。(林聲)