<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設(shè)計應(yīng)用 > CPCI數(shù)據(jù)總線接口的設(shè)計與實現(xiàn)

          CPCI數(shù)據(jù)總線接口的設(shè)計與實現(xiàn)

          作者: 時間:2011-07-13 來源:網(wǎng)絡(luò) 收藏

          FPGA內(nèi)部邏輯要本地端控制模塊,局部的狀態(tài)控制,同時產(chǎn)生片內(nèi)的讀寫時序及地址信號以支持突發(fā)傳輸和單周期傳輸,因此使用Verilog HDL語言中的狀態(tài)機來完成上述功能。其狀態(tài)轉(zhuǎn)換,如圖4所示。

          本文引用地址:http://www.ex-cimer.com/article/156072.htm

          e.JPG



          5 測試結(jié)果
          利用SingnalTap采集到的單周期時序傳輸圖,如圖5所示。

          a.JPG



          6 結(jié)束語
          以PCI9054為核心介紹了板卡與嵌入式CPU板卡之間高速通信系統(tǒng)的軟硬件。PCI9054因其靈活和方便的功能,使操作者只需關(guān)心LOCAL BUS電路的時序,并且利用其傳輸速率高的特性,可以幫助一些對實時性要求較高的系統(tǒng)解決其傳輸的問題。


          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();