LVDS接口電路及設(shè)計(jì)

LVDS接口又稱RS-644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS即低電壓差分信號(hào)，這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。LVDS在對(duì)信號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。目前，流行的LVDS技術(shù)規(guī)范有兩個(gè)標(biāo)準(zhǔn)：一個(gè)是TIA/EIA（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA－644標(biāo)準(zhǔn)，另一個(gè)是IEEE1596.3標(biāo)準(zhǔn)。

1995年11月，以美國(guó)國(guó)家半導(dǎo)體公司為主推出了ANSI/TIA/EIA－644標(biāo)準(zhǔn)。1996年3月，IEEE公布了IEEE1596.3標(biāo)準(zhǔn)。這兩個(gè)標(biāo)準(zhǔn)注重于對(duì)LVDS接口的電特性、互連與線路端接等方面的規(guī)范，對(duì)于生產(chǎn)工藝、傳輸介質(zhì)和供電電壓等則沒(méi)有明確。LVDS可采用CMOS、GaAs或其他技術(shù)實(shí)現(xiàn)，其供電電壓可以從+5V到+3.3V，甚至更低；其傳輸介質(zhì)可以是PCB連線，也可以是特制的電纜。標(biāo)準(zhǔn)推薦的最高數(shù)據(jù)傳輸速率是655Mbps，而理論上，在一個(gè)無(wú)衰耗的傳輸線上，LVDS的最高傳輸速率可達(dá)1.923Gbps。

LVDS接口的原理及電特性

一個(gè)簡(jiǎn)單的LVDS傳輸系統(tǒng)由一個(gè)驅(qū)動(dòng)器和一個(gè)接收器通過(guò)一段差分阻抗為100Ω的導(dǎo)體連接而成，如圖1所示。驅(qū)動(dòng)器的電流源（通常為3.5mA）來(lái)驅(qū)動(dòng)差分線對(duì)，由于接收器的直流輸入阻抗很高，驅(qū)動(dòng)器電流大部分直接流過(guò)100Ω的終端電阻，從而在接收器輸入端產(chǎn)生的信號(hào)幅度大約350mV。通過(guò)驅(qū)動(dòng)器的開關(guān)，改變直接流過(guò)電阻的電流的有無(wú)，從而產(chǎn)生“1”和“0”的邏輯狀態(tài)。在有些最新生產(chǎn)的LVDS接收器中，100Ω左右的電阻直接集成在片內(nèi)輸入端上了，如MAXIM公司的MAX9121/9122等。

在LVDS系統(tǒng)中，采用差分方式傳送數(shù)據(jù)，有著比單端傳輸方式更強(qiáng)的共模噪聲抑制能力。道理很簡(jiǎn)單，因?yàn)橐粚?duì)差分線對(duì)上的電流方向是相反的，當(dāng)共模方式的噪聲耦合到線對(duì)上時(shí)，在接收器輸入端產(chǎn)生的效果是相互抵消的，因而對(duì)信號(hào)的影響很小。這樣，就可以采用很低的電壓擺幅（見(jiàn)表1）來(lái)傳送信號(hào)，從而可以大大提高數(shù)據(jù)傳輸速率和降低功耗。

表3是LVDS與其他幾種接口的性能比較。同為差分傳輸接口，LVDS與RS-422、PECL相比，在傳輸速率、功耗、接收靈敏度和成本等方面都有優(yōu)越性；與傳統(tǒng)的TTL/CMOS接口相比，LVDS在高速、低抖動(dòng)及對(duì)共模特性要求較高的數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用有著無(wú)可比擬的優(yōu)勢(shì)。LVDS的低功耗、低誤碼率、低串?dāng)_、低輻射和高速的性能，使得它在激光打印機(jī)、蜂窩移動(dòng)電話基站、網(wǎng)絡(luò)路由器、數(shù)字交叉連接和時(shí)鐘分配系統(tǒng)等領(lǐng)域的應(yīng)用日益廣泛。