基于FPGA的ARINC429通信協(xié)議設(shè)計(jì)實(shí)現(xiàn)
加入技術(shù)交流群
4 基于FPGA的ARINC429接收模塊的實(shí)現(xiàn)
該模塊實(shí)現(xiàn)了將數(shù)傳設(shè)備發(fā)過(guò)來(lái)的ARINC429信息先通過(guò)光耦電路分解成兩路差分信號(hào)，即將ARINC429電平轉(zhuǎn)換成兩路差分FTL電平信號(hào)a，b，然后在FPGA上緩存接收，等接收完畢后，再經(jīng)由串口RS 232發(fā)給PC機(jī)進(jìn)行數(shù)據(jù)處理以進(jìn)行設(shè)備檢測(cè)。
ARINC429接收模塊在QuartusⅡ8．O開(kāi)發(fā)環(huán)境中設(shè)計(jì)實(shí)現(xiàn)，如圖5所示。本文引用地址：http://www.ex-cimer.com/article/156479.htm
各個(gè)模塊的具體設(shè)計(jì)如下：
(1)RS觸發(fā)器SRFF可直接在SoPC Builder中調(diào)用，32位移位寄存器由32個(gè)D觸發(fā)器級(jí)聯(lián)產(chǎn)生。
(2)接收FIFO緩存器dcfifo1的定制過(guò)程與發(fā)送緩存器的定制過(guò)程相同，并且根據(jù)FPGA資源利用情況也設(shè)置dcfifo1為2 KB。
(3)ARINC模塊為字間隔、幀結(jié)束檢測(cè)模塊。該模塊在QuartusⅡ8．0開(kāi)發(fā)環(huán)境中利用VHDL語(yǔ)言進(jìn)行設(shè)計(jì)，程序核心代碼如下：
在QuartusⅡ8．O中編譯并仿真發(fā)送模塊，仿真結(jié)果如圖6所示。
5 結(jié)語(yǔ)
該設(shè)計(jì)充分利用了FPGA硬件可編程性，實(shí)現(xiàn)了ARINC429通信協(xié)議軟件算法硬件化，大大提升了ARINC429數(shù)據(jù)發(fā)送與接收的實(shí)時(shí)性和可靠性，從而實(shí)現(xiàn)了該數(shù)傳設(shè)備自動(dòng)檢測(cè)系統(tǒng)檢測(cè)速度快、集成度高、可靠性強(qiáng)的特點(diǎn)。
評(píng)論