高性能雙通道DDS芯片AD9958及其應(yīng)用

2 引腳說明
AD9958采用56腳LFCSP封裝，其引腳圖如圖2所示，其主要引腳功能如下：

SYNC_IN：同步多片AD9958的輸入信號(hào)，使用時(shí)與主器件AD9958的SYNC_OUT相連；
SYNC_OUT：同步多片AD9958的輸出信號(hào)，使用時(shí)與從器件AD9958的SYNC_IN相連；
MASTER_RESET：復(fù)位引腳，高電平有效；
PWR_DWN_CTL：電源掉電控制引腳；
CH0_IOUT、CH1_IOUT：通道0、1輸出端，無需上拉電阻，輸出范圍可達(dá)AVDD；
CH0_IOUT、CH1_IOUT：通道0、1互補(bǔ)輸出端，無需上拉電阻，輸出范圍可達(dá)AVDD；
DAC_RSET：DAC復(fù)位端，為DAC創(chuàng)建參考電流，通過一個(gè)1．91 kΩ的電阻接至AGND端；
REF_CLK、REF_CLK：參考時(shí)鐘或晶振輸入端；
CLK_MODE_SEL：振蕩器模式控制引腳，為1時(shí)使能振蕩器為REF_CLK源，為0時(shí)不使能；
LOOP_FILTER：與鎖相環(huán)環(huán)路濾波器的零點(diǎn)補(bǔ)償電路連接，此引腳與AVDD間串接一個(gè)0 Ω電阻和680pF電容。
P0，P1，P2，P3：調(diào)制數(shù)據(jù)引腳；
I／O_UPDATE：I／O口更新寄存器控制端，此引腳上升沿?cái)?shù)據(jù)從串口緩沖器送入寄存器。
：片選端，低電平有效，允許多芯片共用SPI總線；
SCLK：I／O口讀寫時(shí)的串行數(shù)據(jù)時(shí)鐘輸入端，上升沿寫操作，下降沿讀操作；
SDIO_0：專用串行I／O口引腳；
SDIO_1，SDIO_2，SDIO_3：用作串行I／O口引腳或初始化DAC輸出幅度增減量控制引腳；
SYNC_CLK：同步時(shí)鐘輸出引腳，為系統(tǒng)時(shí)鐘的4分頻。

3 AD9958串口特點(diǎn)及工作模式
AD9958的串口提高了多種配置，其SPI模式與早期的DDS產(chǎn)品的操作模式兼容。4個(gè)串行數(shù)據(jù)引腳(SDIO_0，SDIO_1，SDIO_2，SDIO_3)具有很高的靈活性，可提供4種可編程的串口操作模式，1位串行2線模式、1位串行3線模式、2位串行模式、4位串行模式。表1為4種模式的引腳配置表。

4個(gè)串行數(shù)據(jù)引腳中SDIO_1，SDIO_2，SDIO_3還可提供10位的輸出振幅增減量。另外，SDIO_3還可用來提供SYNC_I／O功能，用以再同步串口控制器輸出適當(dāng)時(shí)序。AD9958的SCLK的最高頻率是200 MHz，而4個(gè)串口數(shù)據(jù)引腳能進(jìn)一步提高數(shù)據(jù)吞吐量，可達(dá)到800 Mbps。AD9958的串口操作是建立在寄存器級別上的，也就是說串口控制器能識(shí)別被訪問的寄存器字節(jié)地址。在串行操作包括指令周期和通信周期，一般先傳送指令周期，指令周期對應(yīng)于SCLK的前8個(gè)上升沿，其對應(yīng)的指令字(8比特)包含了以下信息：

D7位為R／W位，用于確定指令字后的操作是讀還是寫，高電平為讀，低電平為寫；D6、D5位為無關(guān)位；D4～D0位對應(yīng)于A4～A0，表示隨后的通信周期被訪問的寄存器地址。