基于ADSP-BF561處理器的視頻編碼器平臺
1 硬件平臺
1.1 ADSP-BF561處理器
Blackfin561是Blackfin系列中的一款高性能定點DSP視頻處理芯片。其主頻最高可達750MHz,其內(nèi)核包含2個16位乘法器MAC、2個40位累加器ALU、4個8位視頻ALU,以及1個40位移位器。該芯片中的2套數(shù)據(jù)地址產(chǎn)生器(DAG)可為同時從存儲器存取雙操作數(shù)提供地址,每秒可處理1200M次乘加運算。芯片帶有專用的視頻信號處理指令以及100KB的片內(nèi)L1存儲器(16KB的指令Cache,16KB的指令SRAM,64KB的數(shù)據(jù)Cache/SRAM,4KB的臨時數(shù)據(jù)SRAM)、128KB的片內(nèi)L2存儲器SRAM,同時具有動態(tài)電源管理功能。此外,Blackfin處理器還包括豐富的外設(shè)接口,包括EBIU接口(4個128MBSDRAM接口,4個1MB異步存儲器接口)、3個定時/計數(shù)器、1個UART、1個SPI接口、2個同步串行接口和1路并行外設(shè)接口(支持ITU-656數(shù)據(jù)格式)等。Blackfin處理器在結(jié)構(gòu)上充分體現(xiàn)了對媒體應(yīng)用(特別是視頻應(yīng)用)算法的支持。
1.2 基于ADSP-BF561的視頻編碼器平臺
Blackfin561視頻編碼器的硬件結(jié)構(gòu)如圖1所示。該硬件平臺采用ADI公司的ADSP-BF561EZ-kitLite評估板。此評估板包括1塊ADSP-BF561處理器、32MBSDRAM和4MBFlash,板中的AD-V1836音頻編解碼器可外接4輸入/6輸出音頻接口,而ADV7183視頻解碼器和ADV7171視頻編碼器則可外接3輸入/3輸出視頻接口此外,該評估板還包括1個UART接口、1個USB調(diào)試接口和1個JTAG調(diào)試接口。在圖1中,攝像頭輸入的模擬視頻信號經(jīng)視頻芯片ADV7183A轉(zhuǎn)化為數(shù)字信號,此信號從Blackfin561的PPI1(并行外部接口)進入Blackfin561芯片進行壓縮,壓縮后的碼流則經(jīng)ADV7179轉(zhuǎn)換后從ADSP-BF561的PPI2口輸出。此系統(tǒng)可通過Flash加載程序,并支持串口及網(wǎng)絡(luò)傳輸。編碼過程中的原始圖像、參考幀等數(shù)據(jù)可存儲在SDRAM中。
2 H.264視頻壓縮編碼算法的主要特點
視頻編解碼標準主要包括兩個系列:一個是MPEG系列,一個是H.26X系列。其中MPEG系列標準由ISO/IEC組織(國際標準化組織)制定,H.26X系列標準由ITU-T(國際電信聯(lián)盟)制定。I-TU-T標準包括H.261、H.262、H.263、H.264等,主要用于實時視頻通信,如電視會議等。
H.264視頻壓縮算法采用與H.263和MPEG-4類似的、基于塊的混和編碼方法,它采用幀內(nèi)編碼(Intra)和幀間編碼(Inter)兩種編碼模式。與以往的編碼標準相比,為了提高編碼效率、壓縮比和圖像質(zhì)量,H.264采用了以下全新的編碼技術(shù):
(1)H.264按功能將視頻編碼系統(tǒng)分為視頻編碼層(VCL,VideoCodingLayer)和網(wǎng)絡(luò)抽象層(NAL,NetworkAbstractionLayer)兩個層次。其中VCL用于完成對視頻序列的高效壓縮,NAL則用于規(guī)范視頻數(shù)據(jù)的格式,主要提供頭部信息以適合各種媒體的傳輸和存儲。
(2)先進的幀內(nèi)預(yù)測,它對含有較多空域細節(jié)信息的宏塊采用4×4預(yù)測,而對于較平坦的區(qū)域則采用16×16的預(yù)測模式,前者有9種預(yù)測方法,后者有4種預(yù)測方法。
(3)幀間預(yù)測采用更多的塊劃分種類,標準中定義了7種不同尺寸和形狀的宏塊分割(16×16、16×8、8×16)和子宏塊分割(8×8、8×4、4×8、4×4)。由于采用更小的塊和自適應(yīng)編碼方式,故可使得預(yù)測殘差的數(shù)據(jù)量減少,從而進一步降低了碼率。
(4)可進行高精度的、基于1/4像素精度的運動預(yù)測。
(5)可進行多參考幀預(yù)測。在幀間編碼時,最多可選5個不同的參考幀。
(6)整數(shù)變換(DCT/IDCT)。對殘差圖像的4×4整數(shù)變換技術(shù),采用定點運算來代替以往DCT變換中的浮點運算。以降低編碼時間,同時也更適合到硬件平臺的移植。
(7)H.264/AVC支持兩種熵編碼方法,即CAVLC(基于上下文的自適應(yīng)可變長編碼)和CABAC(基于上下文的自適應(yīng)算術(shù)編碼)。其中CAVLC的抗差錯能力比較高,但編碼效率比CABAC低;而CABAC的編碼效率高,但需要的計算量和存儲容量更大。
(8)采用新的環(huán)路濾波技術(shù)及熵編碼技術(shù)等。
H.264的這些新技術(shù)使運動圖像壓縮技術(shù)向前邁進了一大步,它具有優(yōu)于MPEG-4和H.263的壓縮性能,可應(yīng)用于因特網(wǎng)、數(shù)字視頻、DVD及電視廣播等高性能視頻壓縮領(lǐng)域。
3 H.264視頻編碼算法的實現(xiàn)
將H.264在DSP進行改進要經(jīng)過以下3個步驟:PC機上的C算法優(yōu)化、從PC機到DSP的程序移植、在DSP平臺上的代碼優(yōu)化。
3.1 PC機上的C算法優(yōu)化
根據(jù)系統(tǒng)要求,本設(shè)計選擇了ITU的Jm8.5版本baselineprofile作為標準算法軟件。ITU的參考軟件JM是基于PC機設(shè)計的,故可取得較高的編碼效果。將視頻編解碼軟件移植到DSP時,應(yīng)考慮到DSP系統(tǒng)資源,主要應(yīng)考慮的因素是系統(tǒng)空間(包括程序空間和數(shù)據(jù)空間),所以,需要對原始的C代碼進行評估,這就需要對所移植的代碼有所了解。圖2所示是H.264的算法結(jié)構(gòu)。
了解了算法結(jié)構(gòu)以后,還需要確定在編碼算法的實現(xiàn)過程中,運算量較大且耗時較長的部分。VC6自帶的profile分析工具顯示:幀內(nèi)與幀間編碼部分占用了整體運行時間的60%以上。其中ME(MoveEstimation,運動估計)又占用了其中較多的時間。所以,移植與優(yōu)化的重點應(yīng)在運動估計部分,因此,應(yīng)當對代碼結(jié)構(gòu)進行調(diào)整。
(1)大幅刪減不必要的文件和函數(shù)
由于選用了baseline和單一參考幀,因此,很多文件和函數(shù)都可以刪減,包括有關(guān)B幀、SI片、SP片和數(shù)據(jù)分割、分層編碼、權(quán)值預(yù)測模式、CABAC編碼模式等不支持特性的冗余程序代碼,同時包括rtp.c、sei.c、leaky_bucket.c、In-trafresh.c文件、相關(guān)的頭文件以及在global.h頭文件中相應(yīng)定義的全局變量和函數(shù),此外,還可以刪除top_pic、bottom_pic等與場有關(guān)的全局變量與局部變量、分層編碼、多slice分割以及FMO、與場編碼/幀場自適應(yīng)編碼/宏塊自適應(yīng)編碼有關(guān)的預(yù)測、參考幀排序、輸入輸出以及解碼器緩存操作等;也可以刪除隨機幀內(nèi)宏塊刷新模式和權(quán)值預(yù)測模式等相關(guān)的冗余代碼(如使編碼器采用NAL碼流而非RTP格式),同時刪除rtp.c;sei.c中包含一些輔助編碼信息(并不編入碼流中),如果不用,也可以刪除leaky_bucket.c用于計算泄漏緩存器的參數(shù)。
(2)配置函數(shù)的改寫
由于JM的系統(tǒng)參數(shù)配置是通過讀取encoder.cfg文件來實現(xiàn)的,故可將參數(shù)配置由讀取文件改為通過初始化集中賦值函數(shù)來實現(xiàn),這樣既減少了代碼量,又減少了對有限內(nèi)存空間的占用和讀取時間,提高了編碼器整體的編碼速度。例如:定義為int型的變量input->img_height就可直接改寫為input->img_height=288(CIF格式)。
(3)去除冗余的打印信息
為了調(diào)試與算法改進的方便,JM保留了大量的打印信息。為了提高編碼速度,減少存儲空間消耗,這些信息完全可以刪掉,如大量的trace信息和編碼數(shù)據(jù)統(tǒng)計文件。如果lor.dat和stat.dat僅需在PC機上調(diào)試時使用,也沒必要移植到DSP平臺上,跟這部分相關(guān)的代碼完全可以去除。但是,調(diào)試時所需的基本信息(如碼率、信噪比、編碼序列等)則應(yīng)保留參考。
通過調(diào)整可使得代碼的結(jié)構(gòu)、容量更加精簡,從而為接下來在DSP上的移植做好準備。
3.2 從PC機到DSP的程序移植
要將PC端精簡的程序移植到ADSP-BF561的開發(fā)環(huán)境VisualDSP下,以使其能夠初步運行,所需考慮的主要是語法規(guī)則和內(nèi)存分配等問題。(1)除去所有編譯環(huán)境不支持的函數(shù)
主要是除去某些與時間相關(guān)的函數(shù)、將文件操作修改為讀取文件數(shù)據(jù)緩存的操作、刪除SNR信息收集等DSP平臺實現(xiàn)不需要的代碼。還要注意:函數(shù)的聲明、數(shù)據(jù)結(jié)構(gòu)的類型要符合DSP的C語言格式。
(2)添加與硬件相關(guān)的代碼
該代碼包括系統(tǒng)初始化、輸出模塊代碼、中斷服務(wù)程序和碼速率控制程序等。
(3)配置LDF文件
因為剛移植的代碼往往數(shù)據(jù)和程序都非常大,SRAM里面肯定是放不下的,這時鏈接就會有問題。剛開始的時候,最好把所有的程序和數(shù)據(jù)都放在SDRAM里,這樣鏈接就不會有問題了。Stack和heap情況類似,都先放到SDRAM。一般在開始時,往往需要的是一個可以正確運行的程序,而速度倒在其次。
(4)Malloc問題的解決
DSP下的開發(fā),malloc是一個需要解決的問題。如果動態(tài)申請內(nèi)存,就算可以運行,其結(jié)果往往也是不對的。所以,最好進行靜態(tài)分配,可用數(shù)組的形式分配。
移植完畢后,即可實現(xiàn)基于ADSP-BF561處理器的H_264編碼,此時如果速度達不到實時編碼的要求,還可以進一步進行優(yōu)化。
評論