讓基站為LTE規(guī)范的實(shí)施做好準(zhǔn)備
加入技術(shù)交流群
符號(hào)級(jí)處理
在OFDMA系統(tǒng)中的符號(hào)級(jí)功能包括：子通道化和去子通道化、通道估值、均衡和循環(huán)前綴插入及移動(dòng)功能。時(shí)域到頻域的轉(zhuǎn)換和反向轉(zhuǎn)換分別利用FFT和IFFT來實(shí)現(xiàn)。
通道估值和均衡可以離線執(zhí)行，并且涉及更適合于DSP的更多控制導(dǎo)向的算法。相反，F(xiàn)FT和IFFT函數(shù)是常規(guī)的數(shù)據(jù)路徑函數(shù)，涉及以非常高速度進(jìn)行的復(fù)雜乘法，并且更適合于在FPGA上實(shí)現(xiàn)。
對(duì)于設(shè)計(jì)工程師來說，重要的是掌握DSP在實(shí)現(xiàn)高速系統(tǒng)性能的應(yīng)用中不能通過簡單地嵌入專用乘法器來實(shí)現(xiàn)。更恰當(dāng)?shù)卣f，它是高性能乘法器、性能匹配邏輯結(jié)構(gòu)和在先進(jìn)FPGA中實(shí)現(xiàn)的路由架構(gòu)的總的結(jié)果。
圖2所示的Stratix III DSP模塊是一個(gè)高性能硅架構(gòu)，它所具有的重要的可編程能力將為許多應(yīng)用提供最優(yōu)化的處理。
每一個(gè)DSP模塊提供8個(gè)18 x 18乘法器，以及寄存器、加法器、減法器、累加器和在典型的DSP算法中頻繁需要的總和單元函數(shù)。該DSP模塊完全支持可變比特寬度和不同的舌入及飽和模式，從而有效地滿足先進(jìn)的無線電應(yīng)用的嚴(yán)格要求。本文引用地址：http://www.ex-cimer.com/article/156785.htm
圖2：在FPGA中的嵌入式DSP模塊。
DSP處理器通常有最多8個(gè)專用的乘法器，其中，Stratix III器件將提供多達(dá)768個(gè)18x18的專用乘法器，所提供的吞吐量高達(dá)500 GMAC，比現(xiàn)有的DSP要高一個(gè)數(shù)量級(jí)。
當(dāng)處理采用了先進(jìn)的多天線技術(shù)—如空時(shí)編碼(STC)、波束形成和MIMO方案—的基站時(shí)，F(xiàn)PGA和DSP之間在信號(hào)處理能力上如此重大的差異更加明顯。
在當(dāng)前和將來的WiMAX和LTE無線電系統(tǒng)中，OFDM與MIMO相結(jié)合被廣泛認(rèn)為是使更高數(shù)據(jù)率傳輸成為可能的關(guān)鍵技術(shù)。例如，圖1所示為一個(gè)基站中所采用的多個(gè)發(fā)射和接收天線。
在這個(gè)基站中，符號(hào)處理功能要在執(zhí)行MIMO解碼之前分別實(shí)現(xiàn)每一個(gè)天線流，從而產(chǎn)生單一的比特級(jí)數(shù)據(jù)流。當(dāng)在DSP上實(shí)現(xiàn)的天線以串行方式執(zhí)行操作時(shí)，符號(hào)級(jí)處理的復(fù)雜性會(huì)線性地增長。
例如，當(dāng)采用兩個(gè)發(fā)射和兩個(gè)接收天線時(shí)，如果變換大小假設(shè)為2,048點(diǎn)，F(xiàn)FT和IFFT功能消耗大約40%的1GHz DSP的運(yùn)算能力。
相比之下，當(dāng)用FPGA實(shí)現(xiàn)時(shí)，基于多天線的實(shí)現(xiàn)可以非常有效地進(jìn)行擴(kuò)展。對(duì)于來自多個(gè)天線的數(shù)據(jù)，F(xiàn)PGA提供并行處理和時(shí)分多路復(fù)用技術(shù)
同一2x2天線FFT/IFFT配置可以利用不到5%的Altera Stratix III EP3SE260 FPGA的資源來實(shí)現(xiàn)。
多天線方案提供更高的數(shù)據(jù)率、陣列增益、分集增益和共道干擾抑制能力。波束形成和空間多路復(fù)用MIMO技術(shù)還需要密集的計(jì)算能力，涉及逆矩陣運(yùn)算和矩陣乘法運(yùn)算。
在求解這些系統(tǒng)中常見的線性方程組的過程中，Cholesky分解、QR分解和單數(shù)值分解函數(shù)特別有用。
雖然這些函數(shù)快速耗盡DSP的運(yùn)算能力，但是，它們非常適合于采用FPGA進(jìn)行處理，F(xiàn)PGA所具有的著名的Systolic陣列架構(gòu)，通過開發(fā)FPGA的并行處理能力，提供一種更為具有成本效益的解決方案。FPGA可以被用于執(zhí)行這些和其它的OFDM運(yùn)算，從而把繁重的運(yùn)算任務(wù)從數(shù)字信號(hào)處理器(DSP)卸載下來。
這樣做就極大地減少了OFDM基帶電路板上的元器件數(shù)量，把原來的多個(gè)DSP減少為兩或三顆并配合大約兩個(gè)FPGA。特別是像Stratix III這樣的高性能FPGA可以取代多個(gè)DSP。與此同時(shí)，它們將以較低的成本和更小的功耗提供更多的DSP性能，并進(jìn)一步縮小了所消耗的電路板空間，從而賦予設(shè)計(jì)工程師更大的平臺(tái)可擴(kuò)展性。
評(píng)論