SDH微波傳輸中的同步時鐘

　　4　同步方案設計的一般原則

　　(1)盡量減少定時基準傳輸的長度。在鏈狀微波電路中，最好將電路站點從中間劃成兩個部分，每個部分分別設立一個時鐘基準，每個部分分別跟蹤各自的時鐘基準，這樣可以減少定時基準的傳輸長度，使原有的傳輸長度減半，減少了時鐘劣化的可能性。

　　(2)將網(wǎng)元的受控時鐘設置成從高等級時鐘獲取定時。時鐘等級越高，傳輸?shù)姆€(wěn)定性就越好。

　　(3)在一條微波電路中盡量配置1個以上的外定時基準?？稍陔娐返钠鹗己徒K端各設立1 個時鐘基準，相互作為備份。

　　(4)在形成環(huán)路的微波電路中，充分利用S1 字節(jié)，防止出現(xiàn)定時環(huán)路。

　　(5)在中繼傳輸?shù)奈⒉娐分?，后一站的網(wǎng)元要從前一站傳輸?shù)腟TM - N (群路信號)信號中提取定時信息。

　　5　常見的SDH微波電路時鐘配置

　　(1)僅一個外定時源的方案設計。

　　圖1是典型SDH微波電路單B ITS配置組網(wǎng)。站1外接1個B ITS，假設為G. 811時鐘，其余各站點需要通過電路定時跟蹤此基準定時源。

　　圖1　SDH微波電路單B ITS正常工作圖

　　電路正常情況下，即沒有電路中斷和站點故障等異常現(xiàn)象時，所有從電路上提取定時的站點，會同時回送同步定時不可用( S1 = 1111)信息。每個站點都從所有配置時鐘源提取定時信息，并獲取同步質(zhì)量信息，優(yōu)先跟蹤質(zhì)量較高的同步源，相同質(zhì)量的同步源則跟蹤優(yōu)先級別較高的同步源，此時全電路跟蹤各自的時鐘源。全電路進入時鐘跟蹤穩(wěn)態(tài)如圖1所示。

　　當兩個站點間傳輸中斷時，譬如發(fā)生在站2和站3之間，正常時鐘跟蹤鏈從傳輸中斷處的下游網(wǎng)元(站3)的跟蹤狀態(tài)會發(fā)生變化，進入保持模式，同時向下游網(wǎng)元(站4)插入S1字節(jié)1111，下游網(wǎng)元站因此也進入保持模式，如圖2，這時站3以下的站點全部進入保持模式，電路部分進入時鐘跟蹤異態(tài)，直到站2和站3之間傳輸恢復才恢復全電路的時鐘跟蹤穩(wěn)態(tài)。

　　(2)兩個外定時源的方案設計圖3是SDH微波點數(shù)雙B ITS配置組網(wǎng)。站1和站6各外接1個B ITS，假設為G. 811時鐘。電路正常情況下，即沒有電路中斷和站點故障等異?，F(xiàn)象時，站1、站2和站3都主動跟蹤B ITS1時鐘源，B ITS2作為備用時鐘源，站4、站5和站6都主動跟蹤B ITS2， B ITS1為備用時鐘源。這種配置可以有效解決時基信息多次轉(zhuǎn)接造成質(zhì)量下降的問題。

　　圖2　SDH微波電路單B ITS異常工作圖。

　　圖3　SDH微波電路雙B ITS正常工作圖。