RapidIO技術(shù)測(cè)試思路

　　1、 高速互連的時(shí)域分析：可以得出16個(gè)單端時(shí)域參數(shù);可以得出16個(gè)混合模式(或差

　　分模式)時(shí)域參數(shù)。

　　2、 高速互連的頻域分析：可以得出16個(gè)單端頻域參數(shù);可以得出16個(gè)混合模式(或

　　差分模式)頻域參數(shù)。

　　3、 支持校準(zhǔn)引導(dǎo)和多種校準(zhǔn)模式，如：TRL，SOLT，夾具直通校準(zhǔn)方法等。

　　4、 基于測(cè)量結(jié)果的眼圖仿真：用戶定義虛擬碼型，進(jìn)行眼圖仿真。產(chǎn)生眼圖后，可以

　　用光標(biāo)或自動(dòng)進(jìn)行測(cè)量，如：模板，抖動(dòng)，眼圖張開，上升時(shí)間和下降時(shí)間等。

　　5、 支持頻域S參數(shù)模型和時(shí)域RLGC模型提取，可以導(dǎo)到建模和仿真軟件中，進(jìn)行更

　　復(fù)雜的仿真分析。

　　圖8:安捷倫物理層測(cè)試系統(tǒng)

　　RapidIO接收性能和誤碼率測(cè)試

　　接收性能測(cè)試往往被忽視。對(duì)于低速系統(tǒng)，一般沒問題，但當(dāng)信號(hào)速率上升到了2.5Gbps

　　上后，規(guī)范對(duì)接收性能就有比較嚴(yán)格的要求。

　　一旦我們測(cè)試出了接收的性能或接收的模板，我們就可以知道我們的信號(hào)完整性設(shè)計(jì)應(yīng)

　　該設(shè)計(jì)到什么程度。比如，接收性能非常好，則信號(hào)波形較差，整個(gè)系統(tǒng)也仍然會(huì)穩(wěn)定和可

　　靠。

　　接收性能測(cè)試需要這樣一臺(tái)儀器：

　　1、 一臺(tái)高性能誤碼儀：能夠發(fā)抖動(dòng)非常小，波形非常好的信號(hào);能夠接收信號(hào)和分析

　　誤碼率。

　　2、 能夠發(fā)帶抖動(dòng)的信號(hào)，并且抖動(dòng)是經(jīng)過校準(zhǔn)的，設(shè)置輸出多大抖動(dòng)，實(shí)際就是多大

　　抖動(dòng)，誤差較小。

　　3、 具備多種抖動(dòng)產(chǎn)生能力：正弦波抖動(dòng)SJ，周期性抖動(dòng)PJ，碼間干擾抖動(dòng)ISI，隨機(jī)

　　抖動(dòng)RJ，邊帶不相關(guān)抖動(dòng)BUJ等。

　　RapidIO抖動(dòng)容忍度的測(cè)試要求：

　　. pk-pk Receiver Jitter Tolerance =208ps (0.65UI)

　　. Jitter includes 3 components : Rj,Dj, Sinusoidal Jitter

　　. DJ tolerance shall be at least 118.4ps (0.37 UIp-p) .

　　. Tolerate an additional sinusoidal jitter with any frequency and amplitude

　　defined by the Far mask

　　圖9：RapidIO抖動(dòng)容忍度測(cè)試要求

　　安捷倫接收性能測(cè)試方案功能

　　安捷倫公司的N4903A/B J-BERT是典型的接收性能測(cè)試儀器。圖13是J-BERT總覽。

　　圖10：安捷倫接收性能測(cè)試方案J- BERT總覽

　　JBERT實(shí)現(xiàn)功能：

　　1、接收性能測(cè)試

　　2、誤碼率測(cè)量

　　3、快速眼圖和模板測(cè)試

　　4、碼型捕獲

　　5、抖動(dòng)容忍度測(cè)試

　　RapidIO協(xié)議層調(diào)試

　　RapidIO協(xié)議層分析和調(diào)試也是設(shè)計(jì)RapidIO系統(tǒng)時(shí)需要考慮的部分，尤其對(duì)于RapidIO

　　軟件設(shè)計(jì)者來說。RapidIO協(xié)議分析儀可以幫助我們完成RapidIO協(xié)議部分的測(cè)試和調(diào)試。

　　方案功能如下：

　　1、捕獲和分析串行RapidIO和PCI-Express協(xié)議

　　2、支持包頭識(shí)別和觸發(fā)

　　3、提供包級(jí)數(shù)據(jù)濾波

　　4、支持調(diào)試物理層，傳輸層和邏輯層

　　圖11：串行RapidIO和PCI-Express綜合協(xié)議分析儀

　　簡(jiǎn)短小結(jié)

　　RapidIO互連技術(shù)已經(jīng)在各種無線通訊、雷達(dá)信號(hào)處理、高性能嵌入式處理等場(chǎng)合大量

　　使用，針對(duì)RapidIO設(shè)計(jì)的復(fù)雜性，安捷倫開發(fā)了全套的設(shè)計(jì)和測(cè)試解決方案：用ADS來

　　進(jìn)行系統(tǒng)的仿真和設(shè)計(jì)，用示波器進(jìn)行波形參數(shù)的測(cè)試分析，用物理層測(cè)試系統(tǒng)進(jìn)行互連通

　　道的測(cè)試和分析，用抖動(dòng)誤碼儀進(jìn)行系統(tǒng)誤碼率和接收靈敏度的測(cè)試和分析，用協(xié)議分析儀

　　進(jìn)行協(xié)議層的分析和調(diào)試，以幫助研發(fā)工程師最快的開發(fā)RapidIO系統(tǒng)。