<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設計應用 > RS通信編碼器的優(yōu)化設計及FPGA實現(xiàn)

          RS通信編碼器的優(yōu)化設計及FPGA實現(xiàn)

          作者: 時間:2010-10-29 來源:網(wǎng)絡 收藏



          3 RS編碼器的設計
          在GF(2m)域上的加法運算實際上就是每位作異或運算,由異或門組合而成即可。
          由于優(yōu)化了生成多項式g(x),這里只需要在ROM中存入的乘法表即可。

          本文引用地址:http://www.ex-cimer.com/article/156990.htm


          由加法模塊和乘法模塊組成的一級模二運算電路如圖1所示。



          關鍵詞: 編解碼器

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();