基于軟件無線電的衛(wèi)星通信模擬源的實現(xiàn)

O 引言
通信中普遍采用基帶信號對載波波形的某些參量(如振幅、頻率以及相位等)進(jìn)行調(diào)制，以滿足系統(tǒng)發(fā)射和接收的需要。隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，器件工藝越來越先進(jìn)，器件功能越來越強，實現(xiàn)信號調(diào)制的方法也越來越多，實現(xiàn)信號調(diào)制的穩(wěn)定度和可靠性都在不斷提高。尤其在衛(wèi)星通信系統(tǒng)中，信號調(diào)制的應(yīng)用越來越廣泛，要求也不斷提高。采用現(xiàn)代數(shù)字信號處理技術(shù)實現(xiàn)的調(diào)制方法，各種信號的產(chǎn)生依靠軟件操作來確定，同一信號經(jīng)過數(shù)字化后可由不同的軟件模塊來實現(xiàn)各種調(diào)制功能。這使得硬件電路結(jié)構(gòu)變得更加簡單，操作更加方便，穩(wěn)定度更高，可靠性更強。而且結(jié)合相應(yīng)的數(shù)字信號處理軟件及控制軟件可以加載新的調(diào)制方式，形成一個通用的數(shù)字調(diào)制器，能夠方便靈活地進(jìn)行通信調(diào)制方式的擴展。
軟件無線電是一種基于寬帶模數(shù)／數(shù)模轉(zhuǎn)換器件、高速數(shù)字信號處理芯片，以軟件為核心(Software-Oriented)的嶄新的體系結(jié)構(gòu)。軟件無線電技術(shù)的發(fā)展為衛(wèi)星通信系統(tǒng)提供了良好的發(fā)展基礎(chǔ)。由于FPGA具有高度的靈活性和重配置性，其在基于軟件無線電的通信系統(tǒng)中應(yīng)用越來越廣泛。該設(shè)計是基于軟件無線電，采用FPGA實現(xiàn)全數(shù)字調(diào)制的通用衛(wèi)星信號源模塊，數(shù)據(jù)協(xié)議及調(diào)制方式任意可變，可以靈活地應(yīng)用于各種衛(wèi)星通信系統(tǒng)中。

1 硬件系統(tǒng)設(shè)計
軟件無線電技術(shù)要求靠近天線的地方盡可能使用寬帶的數(shù)模／數(shù)模轉(zhuǎn)換器，盡早地完成信號的數(shù)字化，從而使得無線電臺的功能盡可能地用軟件來定義和實現(xiàn)。但是由于受寬帶天線、高速A／D，D／A及DSP等技術(shù)水平的限制，實現(xiàn)一個理想的軟件無線電平臺的條件目前還不具備。因此，現(xiàn)在對軟件無線電的研究一方面集中在上述關(guān)鍵技術(shù)的研究上，另一方面更多地是在現(xiàn)有的技術(shù)條件下，研究如何最大程度地實現(xiàn)軟件無線電所要求的通用性和靈活性，將軟件化、通用化的設(shè)計思想體現(xiàn)到具體的應(yīng)用實踐中。雖然目前基于軟件無線電的直接射頻收發(fā)系統(tǒng)的實現(xiàn)還有些難度，但基于中頻數(shù)字信號處理的中頻收發(fā)技術(shù)已相當(dāng)成熟。本衛(wèi)星通信模擬源就是采用基于軟件無線電的中頻發(fā)送技術(shù)，以高速DAC和高端FPGA為硬件載體，給出了模擬中頻信號的輸出。系統(tǒng)結(jié)構(gòu)框圖如圖1所示(完整的發(fā)送系統(tǒng)還需要混頻器、放大器及天線等，這不在本文的討論范疇內(nèi))，F(xiàn)PGA對數(shù)據(jù)進(jìn)行編碼調(diào)制后再送給DAC，以產(chǎn)生中頻輸出。

衛(wèi)星通信模擬數(shù)據(jù)源既可由FPGA內(nèi)部產(chǎn)生，也可以由外部送入。為了保證硬件平臺的通用性，本衛(wèi)星通信模擬源系統(tǒng)的外部接口有TTL，422及LVDS等類型，用以滿足各種不同的接口需要。FPGA是整個系統(tǒng)的核心器件，為了保證處理速度和邏輯單元的容量，采用Altera公司Str-atixⅡ系列FPGA——EP2S90F1020。EP2S90F1020擁有72 768個寄存器和72 768個算術(shù)查找表單元，另有4 Mb存儲器單元和384個9 b乘法器，其工作速度快，資源非常豐富，可以在內(nèi)部進(jìn)行絕大部分的數(shù)字中頻處理運算。
為了保證中頻輸出信號的質(zhì)量，DAC的采樣時鐘最好大于等于載波頻率的4倍。如載波中頻為70 MHz，則DAC的采樣時鐘應(yīng)為280 MHz或更高。再考慮系統(tǒng)的可編程性和升級性，采用了Analog Devices公司的超高速DAC——AD9736。AD9736的數(shù)據(jù)精度為14 b，采樣率高達(dá)1 200 MSPS，采用DDR方式LVDS數(shù)據(jù)接收器，電流型輸出，內(nèi)置同步控制電路，適合應(yīng)用在寬帶通信系統(tǒng)中。
由于硬件系統(tǒng)的工作頻率很高，需要采用高速電路設(shè)計方法，需要注意以下幾點：
信號完整性 需要對板級系統(tǒng)進(jìn)行信號完整性仿真，注意阻抗匹配，減小關(guān)鍵信號線之間的串?dāng)_，控制數(shù)據(jù)總線之間的延時；
電源完整性 需要對板級系統(tǒng)進(jìn)行電源完整性仿真，增加線和過孔上所能通過最大電流的裕量，通過在合適的位置加去耦電容，以降低電源和地平面上的交流阻抗；
電磁兼容 由于硬件屬于模／數(shù)混合電路，在布線時需要注意模擬部分和數(shù)字部分的隔離，采用獨立的模擬電源和數(shù)字電源以及模擬地和數(shù)字地，特別要注意降低數(shù)字部分對模擬部分的干擾；
功耗問題 隨著系統(tǒng)工作頻率的提高，系統(tǒng)的功耗也隨之增加，需要對關(guān)鍵器件進(jìn)行散熱處理。

2 軟件系統(tǒng)實現(xiàn)
軟件系統(tǒng)主要包括芯片配置、數(shù)據(jù)協(xié)議、基帶數(shù)據(jù)調(diào)制、內(nèi)插成形濾波以及正交調(diào)制等模塊。芯片配置模塊主要對DAC等芯片進(jìn)行初始化配置，設(shè)置其工作方式。數(shù)據(jù)協(xié)議模塊定義了數(shù)據(jù)打包成幀的結(jié)構(gòu)，協(xié)議和調(diào)制方式相對應(yīng)。基帶數(shù)據(jù)調(diào)制模塊包含各種基帶調(diào)制方式的實現(xiàn)，如BPSK，QPSK，OQPSK，MSK及BFSK等。內(nèi)插成形濾波模塊負(fù)責(zé)對基帶調(diào)制后的數(shù)據(jù)進(jìn)行內(nèi)插成形濾波，以滿足系統(tǒng)帶寬和數(shù)據(jù)率的需要。正交調(diào)制模塊主要對I／Q數(shù)據(jù)進(jìn)行數(shù)字上變頻(DUC)處理。調(diào)制方式和數(shù)據(jù)協(xié)議的選擇可通過譯碼器來實現(xiàn)。具體的軟件系統(tǒng)如圖2所示。