擴(kuò)跳頻信號產(chǎn)生器的研制
加入技術(shù)交流群
(5)信號處理與控制。完成數(shù)據(jù)的輸入輸出處理，實(shí)現(xiàn)系統(tǒng)資源的分配與處理，達(dá)到協(xié)調(diào)控制各單元的目的；實(shí)現(xiàn)對RF電路的控制，包括對“寬帶多模式合成器”跳頻頻率合成器控制、功率、圖案、開關(guān)、及“DIF”模塊的相應(yīng)控制；完成各種數(shù)據(jù)的預(yù)處理，包括基帶信號處理、編碼、可能的加密、同步、跳頻圖案的產(chǎn)生、算法計算、參數(shù)優(yōu)化等；完成本身資源的配置、下載、管理、狀態(tài)檢測。
(6)設(shè)備控制模塊。完成對外實(shí)現(xiàn)通信、命令的解釋、分析；參數(shù)的初步處理與分配；協(xié)調(diào)控制各單元、模塊間的數(shù)據(jù)交換；用戶接口、鍵盤、顯示控制，檢測狀態(tài)并上報；合成兩路AF信號，提供給DIF部分和寬帶多模式合成模塊；完成對VHF、UHF頻段的輸出功率獨(dú)立控制。本文引用地址：http://www.ex-cimer.com/article/157127.htm
4 構(gòu)建測試系統(tǒng)關(guān)鍵技術(shù)問題
4．1 DSP／FPGA及實(shí)時數(shù)字信號處理技術(shù)
在系統(tǒng)中，信號的處理采用高速DSP／FPGA來完成。DSP實(shí)時處理技術(shù)可以完成各種控制流程、模式的轉(zhuǎn)換與各種編碼譯碼／調(diào)制解調(diào)算法。采用多DSP結(jié)構(gòu)構(gòu)成的并行處理，使多種實(shí)時信號處理與各單元工作同步協(xié)調(diào)進(jìn)行。高速ADC／DAC是基帶數(shù)字信號處理與模擬的信號處理的橋梁。矢量生成信號經(jīng)ADC／DAC轉(zhuǎn)換的模擬信號經(jīng)中頻處理模塊作放大、濾波、頻率變換，經(jīng)射頻處理成為各種無線接口信號，滿足不同電子系統(tǒng)模擬信號的要求。
模擬系統(tǒng)軟件提供測試所需的環(huán)境設(shè)置，由CPU控制程序、DSP／FPGA程序部分組成，采用開放式、模塊化的程序結(jié)構(gòu)，便于用戶使用、維護(hù)、擴(kuò)充。其中DSP／FPGA軟件功能組成如圖4所示。
4．2 開放性、標(biāo)準(zhǔn)化、模塊化體系結(jié)構(gòu)設(shè)計
系統(tǒng)采用“開放性、標(biāo)準(zhǔn)化、總線化”開放式體系結(jié)構(gòu)，便于構(gòu)造標(biāo)準(zhǔn)化、模塊化的硬件平臺及軟件平臺。實(shí)現(xiàn)硬件平臺模塊化，具有通用性、可擴(kuò)充性、可維修性；軟件具有可移植性、可重用性和可互操作性。數(shù)字信號處理／通信仿真、開發(fā)與驗(yàn)證集成開發(fā)環(huán)境是集Matl-ab／Simulink、System Generator For DSP、AccelDSP、C-t0-VHDL以及高性能硬件系統(tǒng)為一體的集成開發(fā)環(huán)境。
5 結(jié)束語
擴(kuò)跳頻信號產(chǎn)生器運(yùn)用數(shù)字通信系統(tǒng)理論、數(shù)字信號處理及DSP／FPGA技術(shù)，采用開放式體系架構(gòu)，系統(tǒng)硬件具備通用性、可擴(kuò)展性，軟件系統(tǒng)具備可重配置性、可移置性，可以針對不同的系統(tǒng)進(jìn)行增減，以滿足不同類型、等級和測試系統(tǒng)的需要，設(shè)備操作界面友好，使用簡單方便。
評論