高速數(shù)字電路的信號(hào)完整性與電磁兼容性設(shè)計(jì)

3 高速數(shù)字電路設(shè)計(jì)仿真舉例
在一個(gè)已有的PCB板上分析和發(fā)現(xiàn)信號(hào)完整性問題是一件非常困難的事情，即使找到了問題，在一個(gè)已成形的板上實(shí)施有效的解決辦法也會(huì)花費(fèi)大量時(shí)間和費(fèi)用。所以我們期望能夠在物理設(shè)計(jì)完成之前查找、發(fā)現(xiàn)，并在電路設(shè)計(jì)過程中消除或改善信號(hào)完整性問題，這就是EDA工具需要完成的任務(wù)。先進(jìn)的EDA信粵完整性工具可以仿真實(shí)際物理設(shè)計(jì)中的各種參數(shù)，對(duì)電路中的信號(hào)完整性問題進(jìn)行深入細(xì)致的分析。
新一代的EDA信號(hào)完整性工具主要包括布線前／后SI分析工具和系統(tǒng)級(jí)SI分析工具等。使用布線前SI分析工具可以根據(jù)設(shè)計(jì)對(duì)信號(hào)完整性與時(shí)序的要求，在布線前幫助設(shè)計(jì)者選擇元器件、調(diào)整元器件布局、規(guī)劃系統(tǒng)時(shí)鐘網(wǎng)絡(luò)和確定關(guān)鍵線網(wǎng)的端接策略。SI分析與仿真工具不僅可以對(duì)一塊PCB板的信號(hào)流進(jìn)行分析，而且可以對(duì)同一系統(tǒng)內(nèi)其他組成部分(如背板、連接器、電纜及其接口)進(jìn)行分析，這就是系統(tǒng)級(jí)的SI分析工具。
針對(duì)系統(tǒng)級(jí)評(píng)價(jià)的SI分析工具可以對(duì)多板、連接器、電纜等系統(tǒng)組成元件進(jìn)行分析，并可通過設(shè)計(jì)建議來幫助設(shè)計(jì)者消除潛在的SI問題，它們一般都包括IBIS模型接口、2維傳輸線與串?dāng)_仿真、電路仿真、SI分析結(jié)果的圖形顯示等功能。這類工具可以在設(shè)計(jì)包含的多種領(lǐng)域，如電氣、EMC、熱性能及機(jī)械性能等方面，綜合考慮這些因素對(duì)SI的影響及這些因素之間的相互影響，從而進(jìn)行真正的系統(tǒng)級(jí)分析與驗(yàn)證。例如Mentor Graphics公司的HyperLynix、ICX設(shè)計(jì)工具可以在時(shí)序與電氣規(guī)則的驅(qū)動(dòng)下進(jìn)行板級(jí)仿真和信號(hào)線的線級(jí)仿真，并提供多板分析功能，是典型的系統(tǒng)級(jí)SI工具。

圖2是使用HyperLynix進(jìn)行PCB信號(hào)完整性分析時(shí)設(shè)計(jì)修改前后的對(duì)比圖，以及相應(yīng)EMC／EMI的改善情況。
圖2(a)是沒有加入匹配電阻的情況，可以明顯看到輸出端A的波形有一個(gè)大的下沖(大約1 V左右)，而且波形最大幅度已經(jīng)達(dá)到4 V(I／O信號(hào)是3．3 V)，有很明顯的反射迭加現(xiàn)象。輸入端B的波形相當(dāng)不好，由于反射造成的波形下沖和過沖點(diǎn)的信號(hào)幅值已經(jīng)接近門檻電平，這樣的時(shí)鐘信號(hào)很容易造成觸發(fā)器的錯(cuò)誤操作。圖2(b)是在靠近源輸出端加入了一個(gè)47 Ω的匹配電阻后的波形，可以看到A和B的波形都有了明顯的改善。

結(jié)語
現(xiàn)在IC制造工藝在以摩爾速度飛速發(fā)展，對(duì)高速PCB設(shè)計(jì)提出了更高的要求。先進(jìn)的EDA仿真工具提供的各種仿真結(jié)果都非常接近真實(shí)情況，給高速數(shù)字電路設(shè)計(jì)起到了指導(dǎo)性的作用，使得設(shè)計(jì)的周期和反復(fù)性得到大大的減小，同時(shí)也使得電路的具體調(diào)試得到了理論性的指導(dǎo)。