通過低電壓差分信號（LVDS）傳輸高速信號

低電壓差分信號(LVDS)非常適合時鐘分配、一點(diǎn)到多點(diǎn)之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個目的端的方法。

在一個數(shù)字系統(tǒng)中，當(dāng)各個子系統(tǒng)需要相同的參考時鐘源協(xié)同工作時，時鐘分配非常重要。例如，一個基站的數(shù)字信號處理單元(DSP)，在大部分應(yīng)用中，必須由射頻處理單元同步。由鎖相環(huán)(PLL)產(chǎn)生所需的本振頻率，通過模/數(shù)轉(zhuǎn)換器鎖定到時鐘中心頻率上。同時，當(dāng)應(yīng)用系統(tǒng)中包含射頻接收回路時，時鐘(包括信號部分)必須盡可能降低傳輸過程中的電平輻射，使用較低的電平以避免干擾。

將高速信號傳輸到不同目的端時，可以采用多種策略；在這些方案中有兩種極端形式：一、用1個源/驅(qū)動器驅(qū)動所有目標(biāo)端(稱為多節(jié)點(diǎn)傳輸)；二、每個目標(biāo)端使用獨(dú)立的源/驅(qū)動器(稱為多路點(diǎn)到點(diǎn)傳輸)。圖1展示了利用兩種不同技術(shù)的傳輸方案的區(qū)別。在多節(jié)點(diǎn)傳輸方式中，需要一個具有足夠驅(qū)動能力的驅(qū)動器來驅(qū)動所有負(fù)載和傳輸介質(zhì)(電纜、連接器、背板等)。差分總線通常在最后一個接收器處根據(jù)特性阻抗進(jìn)行終端匹配。必須努力使總線上的各支路盡可能短，以避免影響信號的完整性。在電路板布線密度日益提高的今天，有些情況下很難控制分支長度。