<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設計應用 > 軟件無線電技術與可重配置計算體系結構

          軟件無線電技術與可重配置計算體系結構

          作者: 時間:2010-02-26 來源:網(wǎng)絡 收藏

            2.2 在線重
            目前許多芯片可作到部分在線重。最新推出的Xilinx Virtex-II系列芯片已具備以列為單位部分重新的功能,這對于未來設計多模系統(tǒng)將提供便利。實際上,Chameleon 公司的可重配置芯片在概念上與此是類似的,它是粒度更大的現(xiàn)場可編程邏輯器件,更便于設計使用和重配置。
            2.3 分布式(DA)
            二十多年前就有了分布式(DA),已經(jīng)證實它不適于可編程的定點指令集結構。然而,DA非常適于實現(xiàn)。用Xilinx XC3000系列的設計DA FIR濾波器早在1992年就已提出。DA是專門針對乘積和方程的一種,方程中的一項乘積因子是常數(shù)。DA設計可實現(xiàn)門級高效率、串行位算法及高性能位并行運算,它是經(jīng)典的串/并綜合方案。DA技術可應用于很多重要的線性、時不變數(shù)字信號處理算法,如濾波器(FIR和IIR)、變換(快速傅立葉變換[FFT])及矩陣向量乘積,如8×8離散余弦變換(DCT)。
            2.4 分布式存儲器技術增大了數(shù)據(jù)帶寬
            分布式存儲器技術是利用FPGA內(nèi)部的LUT構成的存儲單元,與塊存儲器相比,它更易于根據(jù)不同的算法結構進行裁減,便于并行算法的設計實現(xiàn)。將分布式存儲器技術與分布式計算(DA)技術結合起來可以實現(xiàn)高性能運算。
            2.5 流水線技術
            采用流水線技術,將復雜的運算劃分到多個時鐘完成,提高了系統(tǒng)的總處理能力,而且采用這種技術所利用的資源代價是很小的。
            2.6 FPGA與ASIC技術的融合趨勢
            Altera 的Excalibar內(nèi)嵌了ARM922T 32位 RISC處理器,Xilinx 的Virtex-II PRO也內(nèi)嵌了一個或多個PowerPC(IBM405)的核, 除此之外,內(nèi)嵌不同數(shù)量的硬件乘法器或乘加器的芯片已經(jīng)可以買到。
            2.7 模塊化設計
            2000年9月Xilinx公司推出的Modular Design工具為FPGA模塊化設計更提供了便利,提高了設計重用性,也更利于團隊合作大型設計。
            2.8 支持多種標準總線接口,更易于實現(xiàn)通用硬件平臺
            如600百萬門的FPGA已經(jīng)面市,它同時支持多種標準總線接口,如LVDS, LDT, CompactPCI, RapidIO等。這就意味著我們可能以更小的接口設計開銷來獲取更高的系統(tǒng)性能。而采用大規(guī)模FPGA芯片使得計算單元之間的通信減少,提高了系統(tǒng)的可靠性。
            2.9 加密技術
            Xilinx Virtex-II 系列FPGA內(nèi)部已集成了片上DES或triple DES加密技術,它是一種對稱加密算法,DES加密密鑰為56bit, 從而使設計具有更好的保密性。
            2.11 強大的時鐘綜合能力
            新一代Virtex-II系列FPGA具備強大的系統(tǒng)時鐘管理的能力,并采用DSS(數(shù)字擴頻技術)有效降低EMI。
            雖然FPGA在實現(xiàn)卷積編碼器等復雜邏輯功能上已經(jīng)有比較成熟的設計,但基于性價比考慮,用FPGA實現(xiàn)大量復雜計算方面目前還有很大的缺陷。隨著分布式計算(DA)技術的應用,以及日趨明顯的FPGA與ASIC技術的融合趨勢,用可重配置邏輯器件構成技術實現(xiàn)平臺將會成為不可逆轉的趨勢。

          本文引用地址:http://www.ex-cimer.com/article/157619.htm

          3.計算的初步考慮
            在結構體系的構建中,基帶信號處理器常常有需要求解大量多維線性方程組的運算,這類運算通常迭代性較高,人們一般認為較難于在現(xiàn)場可編程邏輯陣列中以較高的性能價格比來實現(xiàn),而傾向于用來實現(xiàn),由此,人們不得不將一個完整的運算模塊劃分成多個運算子模塊,即對性能要求較高的并行性運算放在FPGA中實現(xiàn),而將迭代性較高的運算放在中實現(xiàn)。由此帶來了一系列負面效應,最突出的就是增加了模塊間數(shù)據(jù)通信所帶來的開銷,降低了系統(tǒng)性能。因而有必要深入研究軟件無線電計算,大唐移動等公司已投入到相關的研究中,并提出多項專利。由于無線通信中不斷改進的性能更高的智能天線和聯(lián)合檢測算法要求更高的基帶處理能力和速度,目前性能最高的數(shù)字信號處理器(DSP)或專用芯片(ASIC)還不能實現(xiàn)過于復雜的實時處理。因而有必要尋求性能更高的并可以在線重配置的處理方法。
            綜上所述,為了使移動通信系統(tǒng)具有更高的容量和更好的性能,一方面,必須找到一種簡單且便于實時計算的算法,另一方面,要找到實施該算法的計算,如實施迭代算法的方法和計算體系結構,以便于進一步提高基帶處理能力,并獲得良好的效果。


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();