PoE接口如何抵御差分模式瞬態(tài)電壓

典型的PoE系統(tǒng)利用供電設(shè)備(PSE)通過以太網(wǎng)雙絞線把直流電壓發(fā)送到遠程受電設(shè)備(PD)。由于PoE系統(tǒng)經(jīng)常受到瞬態(tài)電壓的威脅，在設(shè)計時需要考慮的重要問題之一，就是保護以太網(wǎng)物理層收發(fā)器(PHY)能夠抵御過壓沖擊。

在PoE應(yīng)用增長的同時，以太網(wǎng)PHY的尺寸也在迅速縮小。目前，以太網(wǎng)PHY大多使用90nm技術(shù)制造，但芯片制造商即將推出采用65nm工藝技術(shù)制造的尺寸更小的產(chǎn)品。事實表明，采用這些先進的制造工藝時，在CMOS上實現(xiàn)有效的芯片級ESD保護是不切實際的，因為芯片面積太小無法提供系統(tǒng)級魯棒性，另外要實現(xiàn)有效的芯片級保護成本也過高。為滿足全球標準的要求、并保證系統(tǒng)的可靠性，時下基于以太網(wǎng)的系統(tǒng)設(shè)計越來越強烈地要求使用更好的片外電路保護。

瞬態(tài)電壓威脅

以太網(wǎng)接口易于受到各種瞬態(tài)過壓事件的攻擊，其中最常見的是靜電放電(ESD)、電纜放電和閃電電涌。另外，在PoE系統(tǒng)中，通過雙絞線傳送直流功率會引入一些特有的由差分模式連接引起的瞬態(tài)故障。

ESD是一種速度非?？斓乃矐B(tài)脈沖。根據(jù)IEC61000-4-2標準給出的模型，ESD波形的上升時間為700皮秒到1納秒，從脈沖峰值電流衰減到50%的脈沖持續(xù)時間為60納秒。大的電流尖峰和瞬態(tài)過程中包含的能量可能會損壞硅芯片的亞微米輸入結(jié)構(gòu)。

在摩擦帶電效應(yīng)或感應(yīng)等常規(guī)環(huán)境下，以太網(wǎng)電纜帶電后會發(fā)生電纜放電(CDE)，或稱為電纜靜電放電(CESD)現(xiàn)象。把帶電的電纜插入系統(tǒng)接口是有危險的。事實表明，電纜通過以太網(wǎng)磁通道向以太網(wǎng)端口放電會形成幾種不同模式的電涌。與ESD相類似，電纜放電電涌的上升時間很短(不到1納秒)，但與ESD不同，其繼發(fā)波形存在極性快速變化且持續(xù)時間較長的振蕩。對于以太網(wǎng)設(shè)計者來說，電纜放電波形中的能量會帶來比人體靜電放電更為嚴重的問題。

在網(wǎng)絡(luò)連接中，閃電電涌是一種常見的威脅。閃電沖擊可以在以太網(wǎng)線上感生出可能會傳送到以太網(wǎng)PHY的高壓脈沖。與納秒級的ESD事件不同，閃電電涌的持續(xù)時間為毫秒級。EMC業(yè)界用上升時間(毫秒級)、尖峰脈沖電流和下降時間來描述這種脈沖。閃電沖擊的能量比ESD級別的沖擊大幾個數(shù)量級。

PoE應(yīng)用中的差分模式瞬態(tài)響應(yīng)

正如前面提到的，PoE接口的保護可能會特別具有挑戰(zhàn)性，因為除了由ESD和電涌引起的瞬態(tài)過程之外，在連接直流電源時，有幾種經(jīng)常發(fā)生的情形會在以太網(wǎng)傳輸線上引發(fā)差分電涌。這樣自然會對PHY造成災(zāi)難性的故障或難題，劇烈的沖擊可能會損壞IC。

大多數(shù)PoE電路設(shè)計者會采取某種形式的共模保護措施來保護PoE電路，常用的方式包括使用與地層相連的共模電容器、或跨接在電源兩端的TVS瞬態(tài)電壓抑制器，后者依靠速度非?？斓男ぬ鼗O管把電流引向地。然而，許多設(shè)計者會錯誤地忽視差分模式保護。以太網(wǎng)差分對利用變壓器、或者共模遏流把PHY與外部環(huán)境隔離開來。變壓器可對外部電壓提供高水平共模隔離，但不能對金屬性的、或差分的(線到線)電涌提供保護。

如圖1所示，PoE系統(tǒng)在差分對上存在+48V或-48V的電壓。在信號線對中，這個直流電壓是公有的，因而差分直流電壓為0伏。然而，在一些情況下，接電可能會引入瞬態(tài)過程。

圖1：典型的PoE電路。（供電設(shè)備(PSE)、受電設(shè)備、以太網(wǎng)電纜）