一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案

式中：ω0為VCO的自由振蕩頻率；KVCO為VCO增益(單位為rad／s／V)。
實際電路中，VCO的增益是非線性的。在ADS設(shè)計仿真中，為了更加接近真實電路，VCO的增益KVCO可以不設(shè)置為常數(shù)，而是根據(jù)輸出頻率不同，使用函數(shù)pwl()來進行數(shù)值擬合。經(jīng)仿真對比發(fā)現(xiàn)，當鎖相環(huán)鎖定時，KVCO的細微波動并不會給仿真結(jié)果帶來影響。為了便于通過觀察VCO控制電壓來考察輸出信號的線性度，以下的仿真中KVCO設(shè)為固定值200 MHz／V。

3 結(jié)果分析
根據(jù)上面分析，在ADS環(huán)境下建立如圖4所示的系統(tǒng)電路模型，該電路可以輸出中心頻率為7 GHz，帶寬500 MHz的chirp-UWB信號。

3．1 ADS仿真結(jié)果
對于Chirp-UWB信號性能分析，關(guān)鍵是考察信號的穩(wěn)定性和線性度。在本系統(tǒng)中，信號由VCO產(chǎn)生，所以通過觀察VCO控制電壓波形和VCO輸出頻譜即可，圖5為仿真結(jié)果。從圖中可以看出，其VCO能夠跟蹤參考信號頻率的變化，產(chǎn)生所需帶寬的Chirp-UWB信號，且其旁瓣較低，完全能滿足系統(tǒng)設(shè)計的要求。
3．2 利用Matlab讀取ADS數(shù)據(jù)進行分析
對于Chirp-UWB信號的性能分析還有個重要的指標就是其自相關(guān)特性，然而在ADS環(huán)境下很難實現(xiàn)這樣的分析。為此，本文利用Matlab讀取ADS仿真數(shù)據(jù)來實現(xiàn)對信號自相關(guān)特性的分析。
ADS仿真輸出數(shù)據(jù)可以存為一個ASCII格式的記事本文件。文件中每個數(shù)據(jù)均采用科學(xué)記數(shù)。其中，奇數(shù)個數(shù)表示時間，偶數(shù)個數(shù)表示信號。這樣就可以用Matlab程序來讀取仿真數(shù)據(jù)，如圖6所示為信號自相關(guān)結(jié)果。從該圖可以看出，信號相關(guān)性能很好，由此證明這種基于鎖相環(huán)的Chirp-UWB產(chǎn)生的電路性能較好。

4 結(jié) 語
首先利用ADS，對Chirp信號的產(chǎn)生電路進行建模和仿真，然后利用Matlab讀取ADS仿真數(shù)據(jù)，對系統(tǒng)性能進行分析，由此證明本文提出的基于DDS+PLL的寬度Chrip-UWB信號產(chǎn)生方案，可以產(chǎn)生線性度高，自相關(guān)特性好的Chrip-UWB信號。該信號產(chǎn)生方案已經(jīng)成功應(yīng)用于某超寬帶通信系統(tǒng)中。