GPS軟件接收機信號實時接收與傳輸技術
加入技術交流群
MCBSP通過7個引腳(DX、DR、CLKX、CLKR、FSX、FSR和CLKS)與外設接口。在接收GPS信號的時候，DR引腳上接收到的數據首先進入接收轉移寄存器(RSR)，然后被復制到接收緩沖寄存器(RBR)，RBR再將數據復制到數據接收寄存器(DRR)中，等待EDMA控制器讀取。GPS軟件接收機不需要向前端發(fā)送數據，所以發(fā)送功能不作介紹。信號傳輸的操作由串行口控制寄存器SPCR和引腳控制寄存器PCR來決定。接收控制寄存器RCR設置接收的各種參數，如幀長度等。
信號在MCBSP中傳輸時需要提供同步時鐘以及幀同步信號，它們既可以由內部采樣速率產生器。產生，也可以由外部脈沖源驅動。在本文介紹的方案中，射頻前端的SIGN和MAG信號的時鐘CLK由FPGA提供。GP2015的LVDS接口產生差分信號，與同樣具有LVDS接口的ALT。ERA公司的FPGA芯片EPlC3T144C8N接口，由FPGA通過對輸入的40 MHz的差分信號進行7分頻，得到5．714 MHz的時鐘并提供給GP2015及DSP分別用作中頻采樣時鐘信號和MCBSP的外部時鐘信號。同時再對5．714 MHz信號進行一次32分頻，提供給DSP處理器的McBSP0、MCBSP1用作幀同步信號。系統接口的示意圖和相關信號的時序圖如圖2、圖3所示。本文引用地址：http://www.ex-cimer.com/article/158022.htm
2．2 EDMA設置
TMS320C6713的EDMA控制器提供16個增強通道，各通道之間彼此獨立。在沒有CPU參與的情況下，EDMA控制器可以在后臺完成片內存儲器和外設之間的數據搬移。它由以下幾部分組成：事件和中斷處理寄存器、事件編碼器、參數RAM、地址硬件發(fā)生器。其中事件寄存器完成對EDMA事件的捕獲控制，事件產生同步信號觸發(fā)EDMA通道開始數據傳輸；EDMA的參數RAM存放有與事件相關的傳輸參數；地址硬件發(fā)生器產生EMIF與外設之間讀／寫操作所需的地址信號。EDMA的16個通道共享1個中斷信號EDMA_INT，當EDMA完成1次傳輸任務，可觸發(fā)EDMA中斷。TMS320C6713的EDMA的參數RAM包括6個字，其結構如圖4所示。在OPT中，用戶可以通過對各個位置“0”或“1”來設置事件優(yōu)先級別、數據單元大小、源地址／目的地址變更模式、傳輸結束代碼、是否使能鏈接(1inking)功能、同步傳輸方式等。
3 乒乓緩存實時傳輸
3．1 傳輸分析
GPS軟件接收機通過MCBSP端口接收信號，將衛(wèi)星數據保存在指定映射的存儲器中，隨后EDMA通道搬運數據至片內L2緩存以供CPU提取并處理。L2緩存有CPU一半的時鐘速度，CPU處理數據速度較塊。CPU數據處理必須與EDMA數據傳輸保持同步，也就是要保證在CPU訪問之前EDMA把數據傳輸到緩沖區(qū)中。但是受片內二級存儲器容量和數據實時性的限制，會面臨這樣一個問題：后寫入緩沖區(qū)的數據可能會覆蓋先期寫入但尚未處理的數據。為此，需要在L2緩存開辟2對乒乓緩存(ping-pong buffer)，分別接收GPS的SIGN和MAG信號，并利用EDMA的多組參數鏈接功能，根據數據實時傳輸的特點，對EDMA參數RAM進行設置。
以接收SIGN信號為例，首先開辟1個EDMA通道1，它的觸發(fā)事件設為MCBSP0的傳輸。入口參數0PT設置為一維單幀傳輸，采用讀／寫同步方式，數據單元長度為32位，源地址固定不變，目的地址按1個數據單元長度遞增，并使能鏈接功能。SRC設為MCBSP中DRR2的映射地址，：DST設為ping―buffer的首地址，ELECNT設為緩沖區(qū)的大小，FRMCNT、FRMIDX、ELEIDX、ELERLD均設為0。隨后再開辟2路空閑的EDMA通道――通道2和通道3，它的設置和之前相同，只是在DST目的地址處分別指向pong―buffer和ping―buffer。隨后將EDMA通道1的鏈接地址link指向通道2，通道2的link地址指向通道3，通道3的鏈接地址指向通道2。MAG信號的EDMA鏈接功能和乒乓緩沖的配合設置相同，不再描述。乒乓緩存的相關設置如圖5所示。
評論