5.8GHz短距離無(wú)線收發(fā)系統(tǒng)的設(shè)計(jì)

2 數(shù)據(jù)鏈路控制
圖五中，DATA_out和MOD端分別與處理器的高級(jí)數(shù)據(jù)鏈路控制器(HDLC)的傳輸數(shù)據(jù)輸入端(HRXD)和傳輸數(shù)據(jù)輸出端(HTXD)相連。HDLC主要有兩部分組成：接收部分(HDLC接收器)和發(fā)送部分(HDLC發(fā)送器)。它在數(shù)據(jù)通信中將對(duì)數(shù)據(jù)鏈路層進(jìn)行控制，包括標(biāo)志檢測(cè)和插入；零位檢測(cè)和插入；幀校驗(yàn)序列產(chǎn)生和校驗(yàn)等。HDLC的幀格式如圖六：

HDLC中設(shè)置數(shù)據(jù)編碼格式為FMO；設(shè)上行鏈路數(shù)據(jù)傳輸速率是500kbps，下行為250kbps，HDLC設(shè)備所掛載的總線頻率為32MHz，發(fā)送通道分頻值為64，接收通道分頻值為128。
HDLC的接收：HDLC將CHR2244傳來(lái)的基帶信號(hào)經(jīng)FM0解碼，根據(jù)前導(dǎo)碼完成對(duì)數(shù)字信號(hào)0、1的同步，如果檢測(cè)到幀開(kāi)始和結(jié)束標(biāo)志并且CRC正確，則把接收到的幀拷貝到接收緩沖區(qū)，然后產(chǎn)生接收中斷通知CPU。
HDLC的發(fā)送：CPU把數(shù)據(jù)填充到HDLC的發(fā)送緩沖區(qū)后，啟動(dòng)HDLC發(fā)送。HDLC對(duì)數(shù)據(jù)進(jìn)行零位插入，添加幀標(biāo)記．計(jì)算CRC，產(chǎn)生前導(dǎo)碼和后導(dǎo)碼，最后經(jīng)FM0編碼，通過(guò)HTXD遞交給CHR2244，HDLC發(fā)送完畢后，產(chǎn)生發(fā)送中斷通知CPU。

3 通信過(guò)程描述
對(duì)系統(tǒng)進(jìn)行短距離無(wú)線通信測(cè)試，整個(gè)通信過(guò)程如圖七所示。描述如下：
一個(gè)已有收發(fā)系統(tǒng)作為基站A，本系統(tǒng)作為終端B。
1)初始狀態(tài)WK_in=O，T／R=O，MOD=0。
2)基站A不發(fā)送信號(hào)。這時(shí)系統(tǒng)B的SB_out=0，WK_in=O，系統(tǒng)處于睡眠狀態(tài)；
3)基站A以一定的時(shí)間間隔(如lOOms)重復(fù)發(fā)送一組250Kbps的5．8GHz AM信號(hào)。睡眠狀態(tài)下B接收到A傳來(lái)的AM信號(hào)，這時(shí)SB_out=1，CPU收到SB_out后，向WK_in輸出高電平，喚醒B，并置TR=0，系統(tǒng)處于接收狀態(tài)；接收狀態(tài)下B接收A傳來(lái)的AM信號(hào)，解調(diào)并由DATA_out輸出。CPU收到數(shù)據(jù)后檢查是否接收正確，如果接收正確，則準(zhǔn)備向A反饋數(shù)據(jù)，這時(shí)置TR=l，系統(tǒng)處于發(fā)送狀態(tài)。CPU將需要發(fā)送的數(shù)據(jù)通過(guò)MOD腳傳輸給CHR2244，在CHR2244內(nèi)進(jìn)行FSK調(diào)制后由天線發(fā)出傳給基站A。數(shù)據(jù)發(fā)送完成后，CPU置TR=O，系統(tǒng)重新切換到接收狀態(tài)。
4)基站A收到來(lái)自B的數(shù)據(jù)，檢查是否正確，正確則表明通信成功。完成一次雙向通信。

4 總結(jié)
系統(tǒng)按照3中所述進(jìn)行室內(nèi)測(cè)試，測(cè)試結(jié)果表明上下鏈路均能正常工作，可以完成短距離數(shù)據(jù)交互。若在此基礎(chǔ)上進(jìn)行一些改進(jìn)優(yōu)化和應(yīng)用程序的開(kāi)發(fā)，系統(tǒng)將有望運(yùn)用在一些實(shí)際的短距離無(wú)線通信領(lǐng)域中。