基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

2．2 調(diào)制指數(shù)為O．5的FM發(fā)射機(jī)設(shè)計(jì)
調(diào)頻發(fā)射機(jī)由FPGA配合A／D、D／A來(lái)實(shí)現(xiàn)。FPGA選用Cyclone系列EPlC6Q240C8，它是采用SRAM工藝制造的混合低電壓FPGA芯片。A／D采用TI公司生產(chǎn)的8位模數(shù)轉(zhuǎn)換器TLC5510，D／A則采用10位數(shù)模轉(zhuǎn)換器THS5651A，用以完成高速率數(shù)據(jù)轉(zhuǎn)換。調(diào)頻發(fā)射機(jī)的系統(tǒng)時(shí)鐘為20 MHz，同時(shí)提供給D／A THS565lA作為轉(zhuǎn)換時(shí)鐘。A／D轉(zhuǎn)換時(shí)鐘由FPGA提供，系統(tǒng)時(shí)鐘經(jīng)過(guò)分頻提供給A／D轉(zhuǎn)換器1 MHz的工作時(shí)鐘。同時(shí)單片機(jī)的P3口通過(guò)2 b的頻率控制位與1 b的“使能”控制位與FPGA相連來(lái)控制調(diào)制器的4種中心頻率，分別為20 kHz，200 kHz，2 MHz和20 MHz，中心頻率設(shè)置如表2所示。當(dāng)載波的中心頻率設(shè)置為20 MHz的時(shí)候，系統(tǒng)工作時(shí)鐘需要通過(guò)FPGA內(nèi)部的PLL倍頻實(shí)現(xiàn)。

2．3 單片機(jī)控制器設(shè)計(jì)
控制器采用AT89C51單片機(jī)，外擴(kuò)LCD，4*4矩陣鍵盤(pán)，并通過(guò)接口與單片機(jī)的P0和P1相連，單片機(jī)的P2口與高斯濾波器的控制線(xiàn)相連，P3口與FPGA相連控制發(fā)射機(jī)的中心頻率。
鍵盤(pán)處理及LCD顯示模塊：利用鍵盤(pán)實(shí)現(xiàn)人機(jī)接口，該模塊包括鍵盤(pán)的掃描、去抖、連擊以及功能鍵的信號(hào)處理。用戶(hù)根據(jù)需要來(lái)調(diào)整系統(tǒng)參數(shù)，并通過(guò)與LCD顯示器的結(jié)合來(lái)顯示當(dāng)前調(diào)制信號(hào)的各種參數(shù)，從而使系統(tǒng)更具可操作性。
功能參數(shù)設(shè)置模塊：此模塊負(fù)責(zé)處理鍵盤(pán)的輸入數(shù)據(jù)，根據(jù)用戶(hù)指令選擇相應(yīng)的系統(tǒng)參數(shù)(例如基帶信號(hào)的碼元速率、FM調(diào)制器的中心頻率等)。表3表示在高斯濾波器模塊工作時(shí)鐘為8．192 MHz時(shí)，單片機(jī)控制濾波器系統(tǒng)參數(shù)設(shè)置。

3 系統(tǒng)軟件設(shè)計(jì)
系統(tǒng)的軟件編程主要包括兩部分：?jiǎn)纹瑱C(jī)控制模塊和FPGA實(shí)現(xiàn)調(diào)制指數(shù)為O．5的FM調(diào)制器模塊。系統(tǒng)的軟件流程圖如圖2所示。