基于DSP與FPGA的雙饋式風(fēng)電變流器控制系統(tǒng)

摘要：針對雙饋式變速恒頻(VSCF)風(fēng)電機(jī)組的控制方式進(jìn)行了研究，并以2 MW VSCF風(fēng)電機(jī)組為模型，設(shè)計(jì)了基于FMS320C28346型DSP與現(xiàn)場可編程門陣列(FPGA)的雙饋風(fēng)力發(fā)電變流器系統(tǒng)，控制系統(tǒng)硬件平臺(tái)采用標(biāo)準(zhǔn)6U機(jī)箱，具有高可靠性與抗干擾性。該系統(tǒng)將矢量控制技術(shù)應(yīng)用于發(fā)電機(jī)控制，并對網(wǎng)側(cè)和轉(zhuǎn)子側(cè)變流器采用雙閉環(huán)控制策略。最后在自主研發(fā)的2 MW雙饋式變流器樣機(jī)上進(jìn)行了大量實(shí)驗(yàn)和長期的現(xiàn)場試運(yùn)行，驗(yàn)證了控制方法的可行性與實(shí)用性。
關(guān)鍵詞：變流器；變速恒頻；雙饋

1 引言
目前風(fēng)電技術(shù)可分為恒速恒頻控制方式和VSCF控制方式。VSCF風(fēng)力發(fā)電機(jī)可提供更高的風(fēng)能利用效率，故越來越多地用于大功率機(jī)組。在此設(shè)計(jì)了基于TMS320C28346型DSP與FPGA的雙饋式風(fēng)力發(fā)電變流器系統(tǒng)?？刂葡到y(tǒng)平臺(tái)采用主頻300 MHz的DSP芯片與FPGA共同控制，大大提高了系統(tǒng)的穩(wěn)定性以及實(shí)時(shí)性?？刂葡到y(tǒng)采用矢量控制技術(shù)和功率閉環(huán)的變速控制策略。最后在自主研發(fā)的2 MW雙饋式風(fēng)電變流器的樣機(jī)上進(jìn)行了實(shí)驗(yàn)和現(xiàn)場試運(yùn)行，驗(yàn)證了控制系統(tǒng)的可靠性。

2 控制系統(tǒng)硬件平臺(tái)
1．5 MW雙饋式風(fēng)電變流器硬件平臺(tái)采用主頻為150 MHz的TMS320C28335+CPLD方案，但在進(jìn)行低電壓穿越實(shí)驗(yàn)與強(qiáng)勵(lì)磁實(shí)驗(yàn)過程中，發(fā)現(xiàn)運(yùn)算速度無法滿足實(shí)驗(yàn)要求。因此設(shè)計(jì)了風(fēng)電、光伏變流器統(tǒng)一的硬件平臺(tái)。采用模塊化設(shè)計(jì)，按照功能劃分為系統(tǒng)核心控制板、開關(guān)電源、開入接口板、采樣板、光纖接口板、通訊板、故障錄波板與總線底板，并在機(jī)箱中預(yù)留插板位置。其中核心控制板采用TMS320C28346型DSP與FPGA芯片共同構(gòu)成，極大地提升了可靠性與運(yùn)算速度?？刂破脚_(tái)采用模塊化設(shè)計(jì)思想，能兼容全功率等級(jí)雙饋、直驅(qū)變流器與光伏逆變器控制系統(tǒng)，配備多路信號(hào)采集通道、信號(hào)輸出通道與通訊接口，具備多種PWM輸出和保護(hù)方案，采用標(biāo)準(zhǔn)6U機(jī)箱結(jié)構(gòu)，控制系統(tǒng)硬件平臺(tái)總體方案見圖1。

2 MW雙饋式變流器均采用塔上安裝方式，給故障診斷帶來一定困難。為提高調(diào)試與故障診斷速度，采用WIFI通訊與故障錄波相結(jié)合的方
案。采用大容量NVSRAM與FLASH芯片相結(jié)合，實(shí)時(shí)性能較高的故障發(fā)生時(shí)間的變量存儲(chǔ)在掉電不丟失的快速NVSRAM中，實(shí)時(shí)性相對較低的運(yùn)行數(shù)據(jù)存在FLASH芯片中。當(dāng)變流器出現(xiàn)故障停機(jī)時(shí)，塔下調(diào)試人員可通過電腦或手持設(shè)備與控制系統(tǒng)進(jìn)行WIFI連接，并讀取故障前后120 s內(nèi)的系統(tǒng)運(yùn)行數(shù)據(jù)，以便于故障診斷與分析?，F(xiàn)場調(diào)試結(jié)束后，可通過WIFI模塊將FLASH芯片中的運(yùn)行數(shù)據(jù)發(fā)送到互聯(lián)網(wǎng)上，以供廠商遠(yuǎn)程監(jiān)控，可提高風(fēng)電場運(yùn)行效率。

3 DSP與FPGA核心板設(shè)計(jì)
DSP與FPGA控制板是控制平臺(tái)的核心，主要包括傳感器信號(hào)調(diào)理電路、故障保護(hù)電路、通訊電路、存儲(chǔ)電路等。系統(tǒng)結(jié)構(gòu)如圖2所示，F(xiàn)PG A通過數(shù)據(jù)總線、地址總線、控制I／O分別與ADS8364和DSP芯片連接，實(shí)現(xiàn)數(shù)據(jù)交換。

FPGA設(shè)計(jì)屬于數(shù)字電路硬件設(shè)計(jì)，運(yùn)行速度相對較快，故一般將算法比較固定且對系統(tǒng)實(shí)時(shí)性和速度要求較高的算法模塊加入到FPGA，主要包括：A／D芯片控制、空間矢量脈寬調(diào)制(SVPWM)計(jì)算、Park與Clarke變換計(jì)算、PWM輸出控制、快速保護(hù)邏輯控制與開入開出邏輯控制。將需要經(jīng)常修改的軟件算法放到DSP中實(shí)現(xiàn)，主要功能包括數(shù)據(jù)的存儲(chǔ)與調(diào)用、系統(tǒng)運(yùn)行控制、數(shù)據(jù)通訊、PI調(diào)節(jié)器控制、低電壓穿越控制等功能。FPAG通過控制ADS8364采樣得到傳感器數(shù)據(jù)進(jìn)入FPGA內(nèi)部的數(shù)據(jù)運(yùn)算單元，根據(jù)預(yù)置的Clarke與Park變換算法進(jìn)行運(yùn)算，得到正序與負(fù)序的ud，uq，id，iq，并將計(jì)算結(jié)果傳送給DSP；DSP調(diào)用直流穩(wěn)壓計(jì)算模塊、電流電壓閉環(huán)PI模塊、低電壓穿越檢測模塊對FPGA輸入的數(shù)據(jù)進(jìn)行計(jì)算，并將計(jì)算結(jié)果通過數(shù)據(jù)總線傳送給FPGA，F(xiàn)PGA將接收到的計(jì)算結(jié)果進(jìn)行Park反變換，并通過SVPWM模塊產(chǎn)生12路PWM波形分別來控制機(jī)側(cè)變流器和網(wǎng)側(cè)變流器IGBT開關(guān)器件開通與關(guān)斷，進(jìn)而控制變流器輸出所需的電壓波形。