基于攝像頭采集的混沌視頻加密研究
加入技術(shù)交流群
2．1 系統(tǒng)的總體框架
設(shè)計(jì)的系統(tǒng)由A／D轉(zhuǎn)換、FPGA控制處理、外部SRAM和VGA組成，如圖1所示。A／D轉(zhuǎn)換部分用于圖像數(shù)據(jù)的采集和模數(shù)轉(zhuǎn)換。設(shè)計(jì)采用AD公司的視頻解碼芯片ADV7181。FPGA控制處理部分采用Altera公司的CydoneII系列芯片作為控制處理核心，負(fù)責(zé)前端數(shù)據(jù)采集和存儲，同時(shí)將數(shù)據(jù)傳輸至顯示器。另外，由于視頻數(shù)據(jù)采集的實(shí)時(shí)性和連續(xù)性要求，采用外部SRAM作為存儲設(shè)備。本文引用地址：http://www.ex-cimer.com/article/159413.htm
2. 2 視頻采集的流程分析
視頻采集系統(tǒng)主要包括ITU656解碼模塊、I2C接口模塊、SRAM控制模塊和VGA顯示模塊。
當(dāng)系統(tǒng)加電后，首先通過過I2C接口模塊對ADV7181芯片進(jìn)行初始化，使ADV7181芯片輸出標(biāo)準(zhǔn)的PAL制式數(shù)據(jù)。當(dāng)程序判斷出接收到的是有效視頻數(shù)據(jù)時(shí)，ITU656解碼模塊對A／D芯片產(chǎn)生的PAL制式數(shù)據(jù)流進(jìn)行串并轉(zhuǎn)換和YUVtoRGB轉(zhuǎn)換，產(chǎn)生適合顯示的RGB數(shù)據(jù)格式。隨后FPGA將轉(zhuǎn)換后的圖像數(shù)據(jù)存入SRAM中，當(dāng)接收完一幀圖像數(shù)據(jù)后，F(xiàn)PGA將從SRAM中讀出視頻圖像數(shù)據(jù)并通過VGA模塊在CRT顯示器上顯示，與此同時(shí)FPGA繼續(xù)控制下一幀視頻的采集、轉(zhuǎn)換、存儲和顯示。整個視頻采集的流程如圖2所示。
3 視頻混沌加密系統(tǒng)的設(shè)計(jì)
混沌加密系統(tǒng)中，混沌加密算法的設(shè)計(jì)至關(guān)重要，它決定了混沌加密系統(tǒng)的安全性以及執(zhí)行效率。此外，由于視頻數(shù)據(jù)置龐大和實(shí)時(shí)性的特點(diǎn)，對混沌加密系統(tǒng)的執(zhí)行效率提出了更高的要求。具體的說，應(yīng)盡可能的避免重復(fù)的迭代運(yùn)算，采用流水線式的結(jié)構(gòu)實(shí)現(xiàn)高速運(yùn)算。
文中加密算法采用貓映射置亂算法和擴(kuò)散算法相結(jié)合的方法實(shí)現(xiàn)。傳統(tǒng)用C語言實(shí)現(xiàn)的置亂和擴(kuò)散加密方式主要是先對整幅圖像進(jìn)行置亂后再進(jìn)行擴(kuò)散加密，程序中存在多次循環(huán)語句的調(diào)用，在圖像尺寸較大情況下，這些循環(huán)語句的調(diào)用會花費(fèi)比較多的時(shí)間，造成數(shù)據(jù)處理實(shí)時(shí)性能不足；針對這種不足，考慮到Verilog語言的并行處理特點(diǎn)，提出具有實(shí)時(shí)處理能力的置亂擴(kuò)散加密原理框圖，如圖3所示。
從原理上分析，置亂算法和擴(kuò)散算法的運(yùn)算對象不同，置亂算法處理的是像素位置，而擴(kuò)散算法處理的是像素值。因此，借助Verlog語言的并行性特點(diǎn)，可以同時(shí)進(jìn)行置亂算法和擴(kuò)散算法。一方面將圖像像素坐標(biāo)信息傳送到置亂加密模塊中，產(chǎn)生置亂后的地址，連接到SRAM的地址總線上；另一方面從視頻圖像中不斷地緩存連續(xù)的4個像素值傳送到擴(kuò)散加密模塊中，經(jīng)過擴(kuò)散算法后產(chǎn)生4個新的像素值，送到SRAM的數(shù)據(jù)總線上。
評論