全數(shù)字單相三電平整流器的控制電路設(shè)計(jì)
加入技術(shù)交流群
本文引用地址：http://www.ex-cimer.com/article/159732.htm
在區(qū)域1，電壓大于-ud/2，并且小于ud/2，在電壓uAB上產(chǎn)生三個(gè)電平：-ud/2，0，ud/2。同理，在區(qū)域2，電壓絕對(duì)值大于ud/2，并小于直流側(cè)電壓ud，在電壓正半周期(或負(fù)半周期)上產(chǎn)生兩個(gè)電平：ud/2和ud(或-ud/2和-ud)。相應(yīng)電平的工作區(qū)域如表1所列。
表1 相應(yīng)電平的工作區(qū)域 工作區(qū)域 1 2 1 2
us>0 us0 us>0 us0
高電平 ud/2 0 ud -ud/2
低電平 0 -ud/2 ud/2 -ud
SA=
(1)
SB=
(2)
根據(jù)表1可以設(shè)計(jì)一個(gè)開(kāi)關(guān)查詢表，如表2所列，將其存儲(chǔ)在DSP中，當(dāng)進(jìn)行實(shí)時(shí)控制時(shí)，便可根據(jù)輸入電壓、電流信號(hào)，從表中查詢所需采取的開(kāi)關(guān)策略。
表2 查詢表 SA SB V11 V12 V21 V22 V31 V32 V41 V42 uAB
1 1 1 1 0 0 1 1 0 0 0
1 0 1 1 0 0 0 1 1 0 ud/2
1 -1 1 1 0 0 0 0 1 1 ud
0 1 0 1 1 0 1 1 0 0 -ud/2
0 0 0 1 1 0 0 1 1 0 0
0 -1 0 1 1 0 0 0 1 1 ud/2
-1 1 0 0 1 1 1 1 0 0 -ud
-1 0 0 0 1 1 0 1 1 0 -ud/2
-1 -1 0 0 1 1 0 0 1 1 0
整個(gè)控制系統(tǒng)以一片DSP為核心，控制框圖如圖4所示。
圖4 控制框圖
鎖相環(huán)電路產(chǎn)生一個(gè)與電源電壓同相位的單位正弦波形，ud的采樣信號(hào)通過(guò)低速電壓外環(huán)調(diào)節(jié)器進(jìn)行調(diào)節(jié)，電流is的采樣信號(hào)通過(guò)高速電流內(nèi)環(huán)G1進(jìn)行調(diào)節(jié)，電容C1端直流電壓u1與電容C2端直流電壓u2分別通過(guò)兩個(gè)PI調(diào)節(jié)器進(jìn)行調(diào)節(jié)，補(bǔ)償環(huán)G2用于補(bǔ)償兩只電容電壓的不平衡。
檢測(cè)的線電流命令is與參考電流is*比較，產(chǎn)生的電流誤差信號(hào)送至電流內(nèi)環(huán)G1，以跟蹤電源電流變化，產(chǎn)生的線電流波形將與主電壓同相位。
3 軟件設(shè)計(jì)
系統(tǒng)采用兩個(gè)通用定時(shí)器GPT1及GPT2來(lái)產(chǎn)生周期性的CPU中斷，其中GPT1用于PWM信號(hào)產(chǎn)生、ADC采樣和高頻電流環(huán)控制(20kHz)，GPT2用于低頻電壓環(huán)的控制(10kHz)，兩者均采用連續(xù)升/降計(jì)數(shù)模式。低速電壓環(huán)的采樣時(shí)間為100μs，高速電流環(huán)采樣時(shí)間為50μs。中斷屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期產(chǎn)生中斷，GPT2則僅在下降沿產(chǎn)生中斷。
整個(gè)程序分為主程序模塊、初始化模塊、電流控制環(huán)計(jì)算模塊、電壓控制環(huán)計(jì)算模塊、PWM信號(hào)產(chǎn)生模塊等五大部份。程序流程如圖5所示。
圖5 主程序流程
評(píng)論