數(shù)字合成掃頻儀USB2．0接口設(shè)計(jì)

摘要 在對(duì)數(shù)字合成掃頻儀的硬件設(shè)計(jì)進(jìn)行概述的基礎(chǔ)上，描述了一種基于ISP1362的USB2．0接口設(shè)計(jì)方案，包括USB接口的硬件結(jié)構(gòu)設(shè)計(jì)，USB固件程序、驅(qū)動(dòng)程序以及應(yīng)用程序的設(shè)計(jì)方法?實(shí)驗(yàn)表明，整個(gè)設(shè)計(jì)滿足設(shè)計(jì)要求，傳輸速率可達(dá)33 Mbit·s-1。
關(guān)鍵詞 掃頻儀；USB2．0；ISP1362

數(shù)字合成掃頻儀的USB接口設(shè)計(jì)，分為硬件和軟件兩部分，硬件包括掃頻儀主體和USB接口兩部分，設(shè)計(jì)選用Philips公司的ISP1362作為USB接口芯片，該芯片支持USB2．0全速模式，支持OTC模式，芯片由外設(shè)控制器、OTG控制器、主機(jī)控制器、USB收發(fā)器、OTG收發(fā)器和緩存器組成，通過內(nèi)部集成的總線接口可與CPU相連。軟件部分包括接口的底層固件程序、USB設(shè)備驅(qū)動(dòng)程序和用戶應(yīng)用程序。

1 硬件設(shè)計(jì)
1．1 數(shù)字合成掃頻儀電路設(shè)計(jì)
數(shù)字合成掃頻儀主要由數(shù)據(jù)處理、控制接口電路邏輯、掃頻信號(hào)產(chǎn)生與輸出、幅度與相位檢測(cè)、數(shù)據(jù)采集、USB接口等部分構(gòu)成。數(shù)據(jù)處理部分采用ADI公司的ADSP-BF532處理器，加電后BF532實(shí)現(xiàn)對(duì)系統(tǒng)各部分的初始化，并對(duì)采集到的數(shù)據(jù)進(jìn)行處理，得到幅度與相位數(shù)據(jù)并實(shí)現(xiàn)曲線描繪、數(shù)據(jù)存儲(chǔ)和USB通信；控制接口電路邏輯部分采用Altera的EP1C6T144實(shí)現(xiàn)，設(shè)計(jì)中采用FPGA實(shí)現(xiàn)了DDS信號(hào)發(fā)生控制、數(shù)據(jù)采集控制、鍵盤掃描、增益控制以及顯示控制；掃頻信號(hào)產(chǎn)生與輸出部分包括信號(hào)產(chǎn)生部分和輸出增益控制部分，信號(hào)產(chǎn)生部分產(chǎn)生兩路I、Q信號(hào)，其中I路信號(hào)用來實(shí)現(xiàn)相位測(cè)量，Q路經(jīng)增益調(diào)節(jié)后得到所需測(cè)量輸出信號(hào)；幅度與相位檢測(cè)部分將信號(hào)的幅度與相位信息轉(zhuǎn)換為對(duì)應(yīng)的電壓信號(hào)；數(shù)據(jù)采集部分通過采集信號(hào)幅度和相位對(duì)應(yīng)的電壓值將幅度與相位信息轉(zhuǎn)換為數(shù)字信息，F(xiàn)PGA將采集到的數(shù)據(jù)通過SPI口送入DSP處理后得到幅度與相位曲線。

1．2 USB接口電路設(shè)計(jì)
Philips生產(chǎn)的ISP1362提供兩個(gè)USB端口，端口1通過軟件配置可用作上行、下行或OTG端口，若以O(shè)TG模式進(jìn)行配置，ISP1362既可做主機(jī)又可做外設(shè)，并支持主機(jī)與外設(shè)之間角色轉(zhuǎn)換的主機(jī)通信協(xié)議HNP(Host Negotiation Protocol)和對(duì)話請(qǐng)求協(xié)議SRP(Session Request Protocol)。ISP作為主機(jī)使用時(shí)，能夠關(guān)閉VBUS以響應(yīng)SRP，而作為外設(shè)使用時(shí)，能夠啟動(dòng)SRP以喚醒主機(jī)。設(shè)計(jì)中BF532通過EBIU接口與ISP1362連接，引出Host和OTG接口，OTG接口又分成一個(gè)Host接口和一個(gè)Device接口，供接USB外設(shè)使用。如圖2所示，其中CPLD為該模塊提供基地址。DSP通過向CPLD寄存器讀入狀態(tài)字或?qū)懭肟刂谱謱⒓拇嫫鞯牡刂酚成湓贒SP的I／O空間，通過訪問CPLD中相應(yīng)的寄存器，可實(shí)現(xiàn)對(duì)ISP1362狀態(tài)查詢和控制。