基于溫度補(bǔ)償?shù)臒o運(yùn)放低壓帶隙基準(zhǔn)源設(shè)計(jì)
加入技術(shù)交流群
面積為148μm×120μm。基于0．5μm CMOS工藝，通過spectre對圖3所示的電路進(jìn)行仿真優(yōu)化。在電源電壓為3．3 V的條件下，溫度從-20～120℃變化時(shí)，得到圖5所示輸出電壓Vref隨溫度變化仿真曲線圖，溫度系數(shù)為35．6 ppm／℃。圖6是得到的輸出電流Iref隨溫度變化仿真曲線圖，溫度系數(shù)為37．8 ppm／℃。這說明了電路可以同時(shí)提供溫度補(bǔ)償的低溫漂基準(zhǔn)電壓和基準(zhǔn)電流。基準(zhǔn)電壓的PSRR特性如圖7所示，在直流情況下，PSRR為-68dB。本文引用地址：http://www.ex-cimer.com/article/160474.htm
5 結(jié)語
基于低電壓帶隙基準(zhǔn)源的基本原理，提出一個(gè)可以同時(shí)提供溫度補(bǔ)償的低壓基準(zhǔn)電壓和基準(zhǔn)電流的電路設(shè)計(jì)。設(shè)計(jì)中用具有正溫度系數(shù)的薄膜電阻對基準(zhǔn)電流進(jìn)行溫度補(bǔ)償，通過改進(jìn)帶隙基準(zhǔn)電路中的帶隙負(fù)載結(jié)構(gòu)對基準(zhǔn)電壓進(jìn)行補(bǔ)償，同時(shí)得到了低溫漂的基準(zhǔn)電流和基準(zhǔn)電壓。仿真結(jié)果表明，在-20～120℃的溫度范圍內(nèi)，基準(zhǔn)電壓和基準(zhǔn)電流的溫度系數(shù)均小于40 ppm／℃，具有較好溫度特性，直流時(shí)的電源抑制比為-68 dB。此電路設(shè)計(jì)結(jié)構(gòu)簡單，可以廣泛應(yīng)用于各種集成電路中。
評論