<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關(guān) 閉

          新聞中心

          EEPW首頁 > 工控自動化 > 設計應用 > 賽靈思System Generator中的時間參數(shù)

          賽靈思System Generator中的時間參數(shù)

          作者: 時間:2011-11-22 來源:網(wǎng)絡 收藏
          控制

          本文引用地址:http://www.ex-cimer.com/article/161393.htm

            第一個控制是模擬單位TSim。該無須在設計中明確地輸入。該參數(shù)代表的是對 Simulink模擬中基礎單位的隱含假設。因此,其僅對模擬有所影響。在Simulink以及 環(huán)境中,模擬單位通常被假定為1s。例如, Wavescope模塊的顯示就使用這個慣例。不過正如在下面所見到的,TSim也可以滿足需要的其它任何時間單位。

          時間單位

            隨后還需要在 中以納秒為單位設置FPGA時鐘周期TCLK參數(shù)。該參數(shù)代表的是主系統(tǒng)時鐘輸入到FPGA的周期,而所有其它時鐘和時鐘啟動均由此導出。因此,其設置只會影響硬件實施。例如,對于廣受青睞的賽靈思Spartan-3E入門套件,F(xiàn)PGA時鐘周期為20ns(50MHz)。

            而Simulink系統(tǒng)周期Psys則代表著Simulink模擬和硬件實施之間的全局連接。設計人員必須設定這個參數(shù),因為它在System Generator中影響Simulink模擬和硬件實施。在模擬過程中,該值決定了相對于模擬時間單位而言,對模型的System Generator模塊調(diào)用、但卻不必要地進行更新的頻度。對于硬件實施,該參數(shù)規(guī)定了相對于控制器采樣率的超頻量。與System Generator的文檔不同,將Simulink的系統(tǒng)周期定義為無單位量,即FPGA時鐘周期與假定的模擬時間單位之比:

          FPGA時鐘周期與假定的模擬時間單位之比

            這樣就可以假定前面提及的任意模擬時間單位。

          任意模擬時間

           對于設計中System Generator部分的某個具體信號的采樣周期Psam,既可進行明確設置(如在 Gateway-In單元中),也可從Up Sample或者Down Sample等采樣率調(diào)整模塊中獲得。在進行明確設置時,需要輸入以假定的時間單位為單位的具體數(shù)值。其設置對Simulink模擬和硬件實施都有影響。在模擬過程中,該數(shù)值決定了在模塊真正可以改變狀態(tài)之前必須調(diào)用該模塊的次數(shù)。同樣,在硬件實施中,該數(shù)值代表著時鐘邏輯啟用后的時鐘周期的數(shù)量。由于在 System Generator設計中,所有的時鐘啟用信號都源自主FPGA的時鐘輸入,因此每個啟用周期必須是FPGA時鐘周期的整數(shù)倍。



          關(guān)鍵詞: 參數(shù) 時間 Generator System

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();