基于FPGA的數(shù)字磁通門(mén)傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)
作者：
時(shí)間：2011-07-26
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
系統(tǒng)工作時(shí)，在激勵(lì)信號(hào)的驅(qū)動(dòng)下，磁通門(mén)探頭的感應(yīng)線(xiàn)圈感應(yīng)環(huán)境磁場(chǎng)大小，產(chǎn)生磁通門(mén)信號(hào)，經(jīng)隔直濾波后通過(guò)高速ADC芯片轉(zhuǎn)換成串行數(shù)據(jù)送FPGA的處理。在FPGA中，ADC芯片采集到的串行數(shù)據(jù)先轉(zhuǎn)換成并行數(shù)據(jù)，然后通過(guò)相敏整流、低通濾波后得到直流信號(hào)。低通濾波的結(jié)果積分放大后經(jīng)D／A接口轉(zhuǎn)換成串行數(shù)據(jù)送高速DAC芯片轉(zhuǎn)換成模擬信號(hào)，經(jīng)反饋電阻反饋到磁通門(mén)探頭的補(bǔ)償線(xiàn)圈(即感應(yīng)線(xiàn)圈)，抵消環(huán)境磁場(chǎng)。
由于采用閉環(huán)結(jié)構(gòu)，前向通道上積分放大環(huán)節(jié)的增益可視作無(wú)窮大，根據(jù)自動(dòng)控制原理，整個(gè)系統(tǒng)是無(wú)差系統(tǒng)，傳感器探頭實(shí)際上工作在“零場(chǎng)”條件下，反饋電流產(chǎn)生的磁場(chǎng)和環(huán)境磁場(chǎng)大小相的方向相反，D／A的前端信號(hào)，即積分放大環(huán)節(jié)的輸出反映被測(cè)磁場(chǎng)的大小。整個(gè)系統(tǒng)的信號(hào)梯度主要取決于反饋系數(shù)的大小，具有良好的線(xiàn)性度。
2 磁通門(mén)信號(hào)的特點(diǎn)和處理方法
磁通門(mén)系統(tǒng)的核心是信號(hào)處理電路。
磁通門(mén)傳感器探頭輸出的偶次諧波(以二次為主)是有用的磁通門(mén)信號(hào)，而其他頻率的信號(hào)都是有害噪聲。在實(shí)際應(yīng)用中，通常采用“相敏整流-低通濾波”方法處理磁通門(mén)信號(hào)。首先用相敏整流進(jìn)行頻譜的調(diào)整，通過(guò)采用與二次諧波同頻率的方波基準(zhǔn)乘傳感器探頭的輸出，將二次諧波磁通門(mén)信號(hào)轉(zhuǎn)換為直流分量，然后用低通濾波濾除其他頻率分量，得到反映被測(cè)磁場(chǎng)大小的直流量。
低通濾波器輸出是相敏整流結(jié)果的直流分量，與磁通門(mén)傳感器探頭輸出的二次諧波的幅值線(xiàn)性相關(guān)，反映被測(cè)磁場(chǎng)大小。
3 硬件電路設(shè)計(jì)
在該設(shè)計(jì)中，FPGA芯片選用Altera公司CYCLONEⅡ系列的EP2C35F626C5，工作速度快，可定義引腳豐富，邏輯單元數(shù)量可觀(guān)，性?xún)r(jià)比高。FPGA的工作時(shí)鐘為50 MHz。
磁通門(mén)激勵(lì)起到驅(qū)動(dòng)傳感器工作的作用，由D／A模塊轉(zhuǎn)換FPGA輸出的正弦數(shù)字信號(hào)產(chǎn)生；本設(shè)計(jì)中，激勵(lì)頻率為3．051 kHz，是FPGA工作時(shí)鐘的64×256分頻，速度相對(duì)較低，且精度要求不高，故DAC采用12位并口DA1210芯片。
在閉環(huán)系統(tǒng)的前向通道中，A／D模塊是偏差檢測(cè)環(huán)節(jié)，對(duì)傳感器探頭輸出進(jìn)行采樣。該設(shè)計(jì)中，二次諧波一個(gè)周期采樣128個(gè)點(diǎn)，即ADC采樣頻率是探頭輸出二次諧波頻率的128倍，也就是781．25 kHz。采用AD7980芯片作為A／D轉(zhuǎn)換器，該芯片具有16位精度，轉(zhuǎn)換速度高達(dá)1 MSPS，可以滿(mǎn)足要求。
在反饋回路中，D／A模塊作為低頻補(bǔ)償環(huán)節(jié)，需要具有較高的精度，而轉(zhuǎn)換速率可以較低；該設(shè)計(jì)采用DA8552芯片，具有16位精度和100 KSPS的轉(zhuǎn)換速率。
4 FPGA內(nèi)部電路設(shè)計(jì)
4．1 A／D接口和D／A接口
由于前向通道的ADC芯片、反饋回路的DAC芯片都采用串口通信，因此設(shè)計(jì)了專(zhuān)用的A／D接口和D／A接口，實(shí)現(xiàn)了A／D輸入和D／A輸出的串并／并串轉(zhuǎn)換。
4．2 正弦激勵(lì)發(fā)生
正弦激勵(lì)發(fā)生采用查表的方式實(shí)現(xiàn)。用12×256b的ROM存一幅12位正弦波表，以FPGA時(shí)鐘頻率的1／64，即781．25kHz掃描，產(chǎn)生3．051 kHz的12位數(shù)字正弦信號(hào)。
評(píng)論