基于FPGA的多功能空調(diào)控制器設(shè)計(jì)

　　圖6 輸出驅(qū)動(dòng)狀態(tài)轉(zhuǎn)換圖

　　6 設(shè)計(jì)驗(yàn)證

　　設(shè)計(jì)采用了具有良好可移植特性的VHDL語言進(jìn)行描述，通過Altera公司的MAX+PLUSII工具軟件，以其FPGA/ACEX1K /EP1K30TC144-3芯片作為測(cè)試載體，進(jìn)行了編譯測(cè)試和硬件驗(yàn)證。

　　6.1 仿真測(cè)試

　　控制器整體仿真測(cè)試結(jié)果如下：

　　圖7 控制器仿真波形1

圖8 控制器仿真波形2

　　圖7為控制器按鍵輸入的響應(yīng)情況，如圖所示，隨著按鍵的按下，各種輸出正常。圖8為控制器工作于睡眠模式，風(fēng)速為4級(jí)，定時(shí)兩小時(shí)的波形圖，從圖中可以清晰地看到，在關(guān)機(jī)到來時(shí)，STATE信號(hào)進(jìn)行了閃爍提示，自設(shè)溫度值也隨著時(shí)間由21℃自增為23℃。綜合以上分析可以看出，軟件仿真達(dá)到了預(yù)期的性能指標(biāo)。

　　6.2 資源使用狀況

　　FPGA具有精確的可測(cè)試性，借助功能強(qiáng)大的分析軟件可以在軟件設(shè)計(jì)階段就對(duì)設(shè)計(jì)做出準(zhǔn)確的預(yù)測(cè)和評(píng)估。由MAX+PLUSII軟件分析可知，設(shè)計(jì)中關(guān)鍵路徑的最大延時(shí)不超過20個(gè)納秒，這是一般的設(shè)計(jì)方法所不能達(dá)到的?？刂破鞯馁Y源使用情況如表1所示。

　　表1 控制器資源使用狀況

　　輸入引腳數(shù)輸出引腳數(shù)邏輯單元數(shù)

　　15 32 230

　　6.3 硬件測(cè)試

　　設(shè)計(jì)已于零七年十月在樂山師范學(xué)院EDA技術(shù)開發(fā)實(shí)驗(yàn)平臺(tái)上通過硬件測(cè)試，控制器各項(xiàng)功能工作正常，整機(jī)運(yùn)行良好，性能穩(wěn)定，達(dá)到預(yù)期設(shè)計(jì)指標(biāo)。

　　7 結(jié)束語

　　FPGA技術(shù)的引入，使得設(shè)計(jì)擺脫了硬件電路的束縛，設(shè)計(jì)者只需將更多的精力致力于軟件的設(shè)計(jì)和優(yōu)化上，從而極大地提高了設(shè)計(jì)效率。本設(shè)計(jì)從任務(wù)提出到最終完成硬件測(cè)試僅歷時(shí)兩個(gè)多月，這在一定程度上也證明了在空調(diào)控制器的設(shè)計(jì)中引入現(xiàn)代FPGA技術(shù)的可行性和巨大潛力。隨著FPGA技術(shù)及其制作工藝的不斷進(jìn)步，將現(xiàn)代FPGA技術(shù)融入該類控制器的研發(fā)和生產(chǎn)之中必將大有可為。

[參考文獻(xiàn)]

　　[1]http://xk.cn.yahoo.com/articles/070814/1/2a52_2.html. 雅虎數(shù)碼.

　　[2] 黃志偉.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐[M].北京:電子工業(yè)出版社,2005.

　　[3] 潘松,黃繼業(yè).EDA技術(shù)與VHDL[M].北京:清華大學(xué)出版社,2005.

　　[4] 周啟,冀兆良.家用空調(diào)的現(xiàn)狀與發(fā)展趨勢(shì)[J].山西建筑，2007，（3）：159-160.