FFT在低功率微程序控制器中的應(yīng)用
加入技術(shù)交流群
在以前，外圍設(shè)備是更大的微處理器如特定用途集成電路和DSP中的內(nèi)存。現(xiàn)在，低功率微處理器包括了外圍設(shè)備，這樣就有機(jī)會(huì)在低功耗的情況下進(jìn)行復(fù)雜的運(yùn)算。本文介紹了在低功率的微處理器中執(zhí)行快速傅里葉變換(FFT)，其中微處理器包括一周期的硬件乘法器。這個(gè)應(yīng)用可以實(shí)時(shí)計(jì)算輸入電壓的頻譜。
為了完成此任務(wù)，一個(gè)模數(shù)轉(zhuǎn)換器對(duì)輸入信號(hào)進(jìn)行采樣然后傳輸?shù)轿⑻幚砥鳌Ｎ⑻幚砥髟賹?duì)樣本信號(hào)進(jìn)行256點(diǎn)的FFT，這樣就獲得輸入電壓的頻譜。為了測(cè)試其有效性，微處理器計(jì)算頻譜的幅值然后實(shí)時(shí)地傳輸給示波器。
1 背景
為了確定輸入樣本信號(hào)的頻譜信息，需要計(jì)算輸入樣本的離散傅里葉變換(DFT)。離散傅里葉變換定義為：
式中：N是樣本點(diǎn)數(shù)；X(k)是頻譜，與x(n)代表輸入樣本。利用歐拉方程的一致性將這個(gè)求和公式中的輸入樣本與頻譜分離為它們的實(shí)部與虛部，可得以下方程式：
因?yàn)檩斎霕颖局皇强紤]實(shí)部。式(2)與式(3)中的求和公式的第二項(xiàng)消失了，假設(shè)有N個(gè)樣本，直接計(jì)算式(2)、式(3)需要2N2次乘法及2N(N-1)次加法。因此256點(diǎn)輸入樣本的DFT將要求131072次乘法和130560次加法。
已經(jīng)出現(xiàn)了很多種FFT算法。普通的以基為2的算法連續(xù)將DFT分解成2個(gè)更小的DFT。為了使其變成可能，N必須分解為2的整數(shù)冪。轉(zhuǎn)化為以2為基的FFT的步驟見圖1的蝶形計(jì)算。從圖1的蝶形計(jì)算中可觀察到，獲得基為2的FFT算法的解只需要(N／2)log2N次乘法與Nlog2N次加法。在圖l中的值WH通常認(rèn)為是旋轉(zhuǎn)因子且能夠在執(zhí)行FFT前計(jì)算得到。
在圖1中，F(xiàn)FT的輸入具有特殊的形式。它是具有位倒置下標(biāo)的原始順序。因此，當(dāng)計(jì)算基為2的N=8的FFT時(shí)，輸入數(shù)據(jù)的記錄順序要求為O(000b)，1(001b)，…，0(000b)，4(100b)，…。
FFT是以正確的順序作為輸出。圖1同樣揭示了單一的蝶形計(jì)算的結(jié)果只是FFT的下一階段的輸入。因?yàn)橛?jì)算是在適當(dāng)?shù)奈恢弥型瓿傻模f值可以代替新獲得值且在計(jì)算N點(diǎn)的FFT只是需要2N個(gè)變量樣本(需要2N個(gè)變量是因?yàn)槊恳粋€(gè)變量值都有一個(gè)實(shí)部與虛部)。
當(dāng)完成FFT時(shí)，結(jié)果是以復(fù)數(shù)為記法的。式(4)和式(5)將復(fù)數(shù)表示形式轉(zhuǎn)變?yōu)橐詷O坐標(biāo)表示：
在DSP的文章里介紹了很多關(guān)于DFT／FFT的優(yōu)化方法，使其計(jì)算速度更快且需要的計(jì)算量更少，其中一個(gè)比較重要的優(yōu)化方法(也可能是最容易執(zhí)行的)。
從觀察DFT中可以獲得，因?yàn)榫哂蠳點(diǎn)的實(shí)值信號(hào)的DFT是以X(N／2)為對(duì)稱的，因此有：
評(píng)論