基于JTAG仿真器的DSP中斷檢測處理技術

　　在采用集成化的開發(fā)調(diào)試平臺CCS結合基于JTAG技術的仿真器實現(xiàn) DSP系統(tǒng)的實時性分析過程中設定中斷檢測點是非常重要的，中斷檢測點可以中斷程序的執(zhí)行以進行特定的操作，例如可以進行數(shù)據(jù)文件的輸入輸出，可以刷新圖表和數(shù)據(jù)窗口等，便于在實時性分析中更有效的觀察數(shù)據(jù)處理的顯示結果。 2、基于 JTAG技術的仿真器

　　JTAG技術即邊界掃描技術，是一種專用的電子系統(tǒng)測試技術，就是通常所指的 IEEE1149.1標準，已經(jīng)在各行業(yè)中得到了廣泛的應用，如圖 1，一個符合 IEEE1149.1標準的 JTAG器件，有別于不同的邏輯器件，內(nèi)部都包括一個 TAP（測試訪問端口）控制器，其次在芯片內(nèi)部經(jīng)由一個掃描鏈路將所有的輸入和輸出管腳全部串入一個掃描鏈路。

　　圖 1 JTAG器件

　　基于 IEEE1149.1標準的邊界掃描技術最先應用于大規(guī)模集成電路以及系統(tǒng)級芯片設計的 DFT技術，不僅可以保證集成電路芯片的外圍管腳部分邏輯的正確，同時也對于嵌入在芯片內(nèi)部的自測試機制等起到整合和控制等方面的作用。其次，通過芯片的 JTAG接口可以實現(xiàn)包括 FPGA、DSP以及處理器等在內(nèi)的集成電路芯片的在線編程，同時也可以實現(xiàn)芯片的在線調(diào)試，前者是應用這一模式實現(xiàn)設計的下載，后者利用虛擬在線調(diào)試技術就是將芯片運行過程中部分的內(nèi)部邏輯信息透過 JTAG接口傳送到計算機中進行分析和判讀。第三，基于 JTAG標準的邊界掃描技術可以應用在印刷電路板的連通性測試領域，通過將 JTAG器件的邊界掃描鏈連接在一起，并且控制合適的數(shù)據(jù)信息在該掃描鏈中傳遞，從掃描鏈的輸出端進行監(jiān)控就可以判別有關印刷電路板連通性以及元器件功能等方面的問題。

　　基于 JTAG技術的仿真器是用來進行芯片硬件仿真，如程序單步執(zhí)行、設置中斷檢測點等，通過硬件仿真可以了解芯片里面程序的詳細運行情況。 JTAG仿真器主要用來對芯片進行仿真操作，同時也可以通過 JTAG接口對芯片編程（將程序寫入芯片）。它的接口方式有LPT（并行）口，PCI或ISA卡，USB口。JTAG仿真器一端通過USB口與PC機連接, 另一端通過 JTAG插頭與 DSP目標板連接；建議首先連接 JTAG仿真器到 PC機, 再連接到 DSP目標板。[8] 3、基于 TMS320 C54XDSP芯片的信號發(fā)生器

　　3.1 TMS320 C54x系列 DSP芯片

　　TMS320 C54x系列 DSP芯片是使用靜態(tài) CMOS技術制造的。該芯片采用改進哈佛結構，對程序內(nèi)存和數(shù)據(jù)內(nèi)存使用分離的總線；可以同時取指令和操作數(shù)，提高了運行效率和通用性先進的 CPU設計和為應用設計的硬件邏輯提高了芯片的性能；為快速的后續(xù)發(fā)展設計了模塊化的結構；為先進的 IC處理技術提供了高性能和低功耗；高度專門的指令結構提供了快速運算和優(yōu)化的高階語言操作；具有單指令循環(huán)和塊指令循環(huán)功能；塊內(nèi)存移動指令提供了更好的程序和數(shù)據(jù)管理；擁有兩個或三個操作數(shù)讀取能力的指令；從中斷快速返回的指令擁有多種片上外設和內(nèi)存配置方案等特點。

　　3.2信號發(fā)生器

　　一 ）連接硬件，首先給 DSP目標扳加電，指示燈亮。

　　一 CCS運行環(huán)境。

　　一 ）建立新項目，并在項目中添加相關文件。

　　一 Project 菜單中 open選項，在彈出的對話框中選擇信號發(fā)生器的編譯工程。

　　一 Project 菜單中 Rebuild All選項，編譯鏈接該工程，沒有錯誤后，選擇 File菜單中 Load Program選項，選擇 *.C文件，進行加載程序。選擇 View菜單中 graph選項中 Time/Frequency設置圖形屬性，選擇 Start Address 為 dacdata ，設 Acquisition Buffer Size為 180 ，設 Display Data Size為180 ，設 Dsp Data Type為 16-bit signed integer。點擊 OK ，觀察信號發(fā)生器的波形，如圖２：