采用CMOS雙D觸發(fā)器CD4013的脈沖寬度檢測(cè)電路設(shè)計(jì)

D觸發(fā)器的常規(guī)使用一般是用作二分頻器、計(jì)數(shù)器或移位寄存器。然而，只要對(duì)D觸發(fā)器的外圍電路加以改進(jìn)，根據(jù)其基本邏輯功能。就可充分發(fā)揮其獨(dú)特的作用。數(shù)字裝置中常用的脈沖寬度檢測(cè)電路，對(duì)脈沖信號(hào)的寬度進(jìn)行識(shí)別，例如，當(dāng)輸入脈沖的寬度為一個(gè)特定值時(shí)。便產(chǎn)生一個(gè)響應(yīng)，否則就不予響應(yīng)。以下就用CMOS雙D觸發(fā)器CD4013組成的幾種脈沖寬度檢測(cè)電路作一介紹。
　　檢測(cè)線路之一如圖l所示。ICl、IC2為一片CD4013，其中ICl構(gòu)成一單穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)輸出端Q1作為D觸發(fā)器IC2的時(shí)鐘脈沖，Q2端作vo輸出端。由于ICl、IC2的置位S端接地，故穩(wěn)態(tài)時(shí)ICl的Ql端恒為零，Ql端為高電平，VO輸出為低電平。當(dāng)Vi輸入信號(hào)為高電平時(shí)，將Dl端的高電平送入ICl觸發(fā)器，Ql端跳變?yōu)楦唠娖?，Ql端為低電平，暫穩(wěn)態(tài)開始，IC2觸發(fā)器不觸發(fā)，VO仍為低電平。當(dāng)Vi下眺時(shí)，ICl單穩(wěn)電路的暫穩(wěn)態(tài)還未結(jié)束（見圖2b所示），IC2觸發(fā)器仍未觸發(fā)，VO為低電平。待ICl的暫穩(wěn)態(tài)結(jié)束，ICI觸發(fā)器復(fù)位，Ql端為低電平，Ql端上眺為高電平。盡管IC2的CL2端上眺。但由于此時(shí)Vi輸入信號(hào)已為低電平，經(jīng)反相器F反相使IC2的復(fù)位端R2為高電平，故VO端仍為低電平。
　　另一種情況是：當(dāng)Vi為高電平，Ql端為低電平時(shí)，ICl暫穩(wěn)態(tài)開始，VO為低電平。當(dāng)ICl的暫穩(wěn)態(tài)結(jié)束時(shí)，Vi仍為高電平（見圖2a所示），Ql端上跳，IC2觸發(fā)翻轉(zhuǎn)，R2端處于低電平，D2端的高電平送入IC2，VO端輸出高電平。當(dāng)Vi下跳時(shí)，經(jīng)F使IC2的R2端為高電平，迫使IC2復(fù)位。VO輸出為低電平。
　　由此可見，只有當(dāng)Vi輸入信號(hào)脈沖寬度大干ICl的單穩(wěn)態(tài)輸出脈寬時(shí)。IC2觸發(fā)器才有輸出。
　　檢測(cè)線路之二如圖3所示。該線路和圖1相似，不同的是Vi輸入信號(hào)經(jīng)反相器F反相后作為IC2的CL2時(shí)鐘脈沖。ICl仍為一單穩(wěn)電路。穩(wěn)態(tài)時(shí)，V0為低電平。當(dāng)Vi為高電平時(shí)，Ql端為高電平，暫穩(wěn)態(tài)開始，IC2未觸發(fā)，V0為低電平。當(dāng)ICl單穩(wěn)態(tài)結(jié)束時(shí)（見圖4b所示），Ql端回復(fù)到低電平，此時(shí)Vi仍為高電平，故VO為低電平。當(dāng)Vi下跳時(shí)，經(jīng)F反相使。IC2的LC2端上跳，但由于Ql端即ZC2的R2端為高電平，所以VO仍為低電平。
　　另一種情況是：當(dāng)Vi為高電平時(shí)，Ql為高電平，ICl暫穩(wěn)態(tài)開臺(tái)，IC2未觸發(fā)，V0為低電平。當(dāng)Vi下眺時(shí)，暫穩(wěn)態(tài)未結(jié)束，Q1端仍為低電平，IC2觸發(fā)翻轉(zhuǎn)，VO輸出高電平（見圖4a）。當(dāng)ICl單穩(wěn)態(tài)電路暫穩(wěn)態(tài)結(jié)束時(shí)，Ql端上跳為高電平，迫使IC2復(fù)位，VO輸出為低電平。由此可見，只有當(dāng)Vi輸入信號(hào)脈寬小于ICl的單穩(wěn)態(tài)輸出脈寬時(shí)。IC2觸發(fā)器才有輸出。