基于PCIe總線的航空視頻采集記錄系統(tǒng)的設(shè)計(jì)

摘要：PCIe總線不僅硬件接口簡(jiǎn)單，軟件和PCI總線完全兼容，而且傳輸速度數(shù)十倍于PCI總線。針對(duì)載機(jī)任務(wù)系統(tǒng)實(shí)時(shí)視頻采集記錄的需求，設(shè)計(jì)了一種基于PCIe總線的航空視頻采集記錄系統(tǒng)，利用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)實(shí)現(xiàn)了視頻數(shù)據(jù)流的編解碼和PCIe橋接口的設(shè)計(jì)，簡(jiǎn)化了硬件接口設(shè)計(jì)，提高了系統(tǒng)的工作效率。系統(tǒng)在某型數(shù)字化對(duì)抗訓(xùn)練系統(tǒng)中的實(shí)際應(yīng)用表明該設(shè)計(jì)實(shí)用可行。
關(guān)鍵詞：PCIe總線；視頻采集；硬件設(shè)計(jì)語言；INDS

0 引言
航空電子系統(tǒng)之間以傳遞狀態(tài)數(shù)據(jù)和控制數(shù)據(jù)為主，因?yàn)閿?shù)據(jù)量不十分巨大，對(duì)傳輸速率要求并不高。例如，最流行的航空總線ARINC 429和1553B總線，速率分別是100kbps和1Mbps。而隨著飛行訓(xùn)練強(qiáng)度和精度的提高，飛行試驗(yàn)和訓(xùn)練過程的多通道視頻畫面需要實(shí)時(shí)記錄下來以便進(jìn)行事后分析評(píng)估和系統(tǒng)設(shè)計(jì)改進(jìn)。與傳輸狀態(tài)控制信息相比，這些視頻數(shù)據(jù)是巨量的，對(duì)航電系統(tǒng)的海量存儲(chǔ)和數(shù)據(jù)高速傳輸都提出了更高的要求。本文提出一種航空視頻采集記錄系統(tǒng)的設(shè)計(jì)方案，采用速率高達(dá)2．5Gbps的PCIe總線構(gòu)建系統(tǒng)，PCIe總線既有高速的數(shù)據(jù)傳輸能力，又有良好的外設(shè)接口，有利于大容量信號(hào)的實(shí)時(shí)傳輸。有效解決了機(jī)載多通道視頻數(shù)據(jù)的實(shí)時(shí)采集與記錄，為航空訓(xùn)練任務(wù)系統(tǒng)的事后評(píng)估和性能分析改進(jìn)提供了便捷的手段。

1 系統(tǒng)的方案設(shè)計(jì)
在航空視頻采集記錄系統(tǒng)中，攝像頭把載機(jī)任務(wù)系統(tǒng)的實(shí)時(shí)畫面視頻數(shù)據(jù)按預(yù)定格式組幀，通過LVDS信號(hào)總線傳輸給視頻采集模塊；經(jīng)過視頻采集模塊對(duì)LVDS信號(hào)電平進(jìn)行變換處理后，將單端視頻數(shù)字信號(hào)送給可編程邏輯器件(FPGA)進(jìn)行視頻解碼處理。解碼后的數(shù)字視頻，一方面通過SAA7121視頻編碼器直接送給監(jiān)視器，讓飛行員實(shí)時(shí)掌握訓(xùn)練情況與效果：另一方面通過高速PCIe總線傳送給嵌入式CPU模塊進(jìn)行視頻數(shù)據(jù)壓縮存儲(chǔ)，供事后分析。航空視頻采集記錄系統(tǒng)總體結(jié)構(gòu)如圖1所示。

2 系統(tǒng)的硬件設(shè)計(jì)
系統(tǒng)的硬件設(shè)計(jì)主要集中在各個(gè)功能模塊的電路設(shè)計(jì)上，是軟件設(shè)計(jì)和系統(tǒng)調(diào)試的平臺(tái)基礎(chǔ)。硬件設(shè)計(jì)應(yīng)該保證系統(tǒng)運(yùn)行的高可靠性，在滿足要求的前提下，盡量減少可編程邏輯、系統(tǒng)軟件的設(shè)計(jì)與調(diào)試的難度。
2．1 視頻數(shù)據(jù)采集
攝像頭攝錄的視頻數(shù)據(jù)以LVDS差分電平信號(hào)進(jìn)行傳輸，需要進(jìn)行電平信號(hào)轉(zhuǎn)換才能進(jìn)行后續(xù)視頻信號(hào)的記錄處理。攝像頭傳輸?shù)囊曨l數(shù)據(jù)包括4對(duì)LVDS差分信號(hào)，CLK+／CLK-是采集數(shù)據(jù)的時(shí)鐘，其余3對(duì)差分信號(hào)包含著像素灰度。差分信號(hào)經(jīng)過DS90LV032轉(zhuǎn)換，變成4個(gè)單端的數(shù)字信號(hào)，供后面的電路處理。視頻采集電路如圖2所示。

因?yàn)橐曨l數(shù)據(jù)頻率較高，經(jīng)過轉(zhuǎn)換后的單端信號(hào)應(yīng)該端接10 Ω的電阻以抑制反射，提高信號(hào)穩(wěn)定性。
2．2 視頻解碼和處理
對(duì)前端采集的視頻數(shù)據(jù)，必須進(jìn)行處理才能實(shí)時(shí)顯示和壓縮存儲(chǔ)。由于視頻數(shù)據(jù)量大，為達(dá)到最流暢的快速處理，應(yīng)該由硬件邏輯直接進(jìn)行數(shù)據(jù)處理。視頻數(shù)據(jù)的解碼和處理主要由FPGA完成，也是可編程邏輯設(shè)計(jì)的主要任務(wù)。
當(dāng)前端DS90LV032將經(jīng)過信號(hào)轉(zhuǎn)換以后的視頻數(shù)據(jù)傳輸給FPGA，由FPGA完成視頻信號(hào)的解碼還原、格式轉(zhuǎn)換后同步傳輸給CPU模塊進(jìn)行實(shí)時(shí)記錄和實(shí)時(shí)回放視頻模塊。FPGA視頻數(shù)據(jù)處理的硬件接口設(shè)計(jì)如圖3所示。