視頻信號(hào)數(shù)字化光纖傳輸實(shí)驗(yàn)裝置的研制
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2)隨機(jī)同步方式 該組芯片在沒(méi)有同步信號(hào)傳輸的情況下仍然可以完成鎖定，這使該組芯片在開(kāi)放場(chǎng)合得到應(yīng)用。隨機(jī)同步時(shí)，串化器不發(fā)送同步信號(hào)，解串器直接對(duì)差分?jǐn)?shù)據(jù)流進(jìn)行鎖定，該鎖定方式會(huì)受到初始時(shí)數(shù)據(jù)和時(shí)鐘的相位影響，也會(huì)受到數(shù)據(jù)本身的影響，當(dāng)一個(gè)特殊的數(shù)據(jù)圖樣反復(fù)出現(xiàn)時(shí)，解串器可能出現(xiàn)鎖定錯(cuò)誤，稱(chēng)為RMT。但當(dāng)同步丟失后，解串器會(huì)重新鎖定時(shí)鐘，恢復(fù)同步。
由于該電路采用隨機(jī)同步方式。串化器的SYNC1和SYNC2懸空。
2. 4. 2 電／光模塊
采用型號(hào)為HNMS-XEMC41XSC20，工作波長(zhǎng)在T1310nm／R1550nm的單纖雙向一體化收發(fā)模塊，將電信號(hào)差分?jǐn)?shù)據(jù)流轉(zhuǎn)成光數(shù)據(jù)信號(hào)流，電路如圖6所示。本文引用地址：http://www.ex-cimer.com/article/165897.htm
2．5 信號(hào)的接收及處理
2．5．1 光／電轉(zhuǎn)換模塊
裝置以單纖進(jìn)行信號(hào)傳輸，光信號(hào)傳輸到接收裝置后，需要還原為電信號(hào)，即差分電壓數(shù)據(jù)流。采用型號(hào)為HNMS-XEMC41XSC20，工作波長(zhǎng)在T1310 nm／R1550 nm的單纖雙向一體化收發(fā)模塊，將光信號(hào)轉(zhuǎn)換為電信號(hào)。轉(zhuǎn)換后的差分信號(hào)由RD+和RD-輸出。電路如圖7所示。
2. 5. 2 串并轉(zhuǎn)換
裝置采用與發(fā)送器中的串化器DS92LV1023相匹配的解串器DS92LV1224。發(fā)送器中的串化器將10位的并行數(shù)據(jù)轉(zhuǎn)換為串行的差分?jǐn)?shù)據(jù)流，因此在接收器中需用相應(yīng)的解串器將串行差分?jǐn)?shù)據(jù)流還原為并行數(shù)據(jù)。
DS92LV1224內(nèi)部有鎖相環(huán)，在接收數(shù)據(jù)流時(shí)可以根據(jù)數(shù)據(jù)的頻率自行匹配接收時(shí)鐘，外界只需為其提供參考時(shí)鐘。此處參考時(shí)鐘選為16MHz，由FPGA控制部分提供。芯片還匹配了與解串后的數(shù)據(jù)同步的時(shí)鐘，以助于轉(zhuǎn)換后的并行數(shù)據(jù)輸出。參考時(shí)鐘和數(shù)據(jù)輸出時(shí)鐘分別為REFCLK和RCLK引腳。為了保證視頻信號(hào)的連續(xù)性和實(shí)時(shí)性，需避免芯片處于省電模式或高阻模式。因此PWRDN和REN需接高電平。RCLK-R／F接高電平，即選擇時(shí)鐘上升沿輸出數(shù)據(jù)。
該組芯片有2種同步方式：快速同步和隨機(jī)同步。快速同步是由串化器發(fā)送一組由連續(xù)的6個(gè)“1”和“0”組成的同步信號(hào)，解串器收到信號(hào)后鎖定數(shù)據(jù)時(shí)鐘，鎖定完成之前LOCK保持高電平，同步完成后跳變?yōu)榈碗娖?。同步信?hào)的發(fā)送是由串化器的SYNC1和SYNC2控制的，只要兩者之一置高電平持續(xù)時(shí)間超過(guò)6個(gè)時(shí)鐘周期，串化器就開(kāi)始連續(xù)發(fā)送同步信號(hào)?？焖偻骄哂锌焖贉?zhǔn)確的優(yōu)點(diǎn)，但在長(zhǎng)距離的信號(hào)傳輸中，光纖只傳遞數(shù)據(jù)，無(wú)法很好的傳遞串化器和解串器的SYNC和LOCK信號(hào)。因此采用隨機(jī)同步方式。隨機(jī)同步方式串化器不需發(fā)送同步信號(hào)，解串器直接對(duì)數(shù)據(jù)流進(jìn)行鎖定，實(shí)現(xiàn)同步，鎖定丟失后，解串器會(huì)重新鎖定時(shí)鐘。將LOCK接到FPGA以進(jìn)行實(shí)時(shí)控制。串／并轉(zhuǎn)換電路如圖8所示。
評(píng)論