基于TMS320DM642 的X264 視頻編碼器的優(yōu)化

【摘要】簡單介紹了TMS320DM642 數(shù)字信號處理器的硬件構(gòu)成， 簡要給出了DSP 平臺的程序優(yōu)化一般流程。著重研究了TMS320DM642 平臺優(yōu)化X264 視頻編碼器，包括算法與系統(tǒng)結(jié)構(gòu)優(yōu)化，乒乓緩存優(yōu)化，循環(huán)體的優(yōu)化以及DSP 匯編實現(xiàn)。

1 引言

在數(shù)字視頻應(yīng)用方案中，視頻編碼器是核心，其中編碼器的硬件運(yùn)算能力是系統(tǒng)實時性的保證，而視頻壓縮標(biāo)準(zhǔn)的高壓縮比為編碼器適應(yīng)各種傳輸帶寬信道提供了必要的保障。視頻編碼工程X264 是一款開源的、按照H.264 標(biāo)準(zhǔn)在PC 平臺開發(fā)的視頻編碼器， 如果直接移植到TMS320DM642（以下簡稱DM642）平臺，則實際的編碼速度一般低于視頻應(yīng)用方案所需要的實時性要求。為了提高編碼工程的編碼速度， 需要對移植到DM642 平臺的X264 進(jìn)行優(yōu)化， 整個優(yōu)化的流程如圖1所示。


圖1 優(yōu)化流程圖

2 DM642 硬件介紹

DM642 采用TI 開發(fā)的第二代高性能先進(jìn)VelociTI技術(shù)的VLIW 架構(gòu)VelociTI1.2，在主頻600 MHz 下處理速度達(dá)到4 800 MI/s（兆指令/秒）。DM642 CPU 核內(nèi)部具有64 個32 位通用寄存器和8 個獨(dú)立的32 位運(yùn)算單元（2 個乘法器和6 個算數(shù)邏輯單元）， 確保每個周期能夠提供4 個16 位介質(zhì)訪問控制（Medium Access Control，MAC）。