視頻壓縮系統(tǒng)中大容量存儲(chǔ)器的應(yīng)用設(shè)計(jì)

O 引言
隨著航空航天航海等技術(shù)的發(fā)展，無(wú)論是星載還是艦載方面的技術(shù)要求，都迫切希望有一種能夠在惡劣環(huán)境(高溫、低溫、振動(dòng))下正常工作，并且易于保存的大容量視頻記錄設(shè)備，以滿(mǎn)足數(shù)據(jù)管理系統(tǒng)方面的要求。
早期的海量數(shù)據(jù)記錄主要是使用磁帶機(jī)，但存放在磁帶機(jī)中的數(shù)據(jù)保存條件較高，它容易受到天氣和濕度等環(huán)境的影響。而使用半導(dǎo)體存儲(chǔ)芯片作為存儲(chǔ)介質(zhì)則具有存儲(chǔ)密度高、無(wú)轉(zhuǎn)動(dòng)部件、可靠性高、體積小、重量輕等特點(diǎn)，因此，半導(dǎo)體存儲(chǔ)芯片逐漸成為高可靠性數(shù)據(jù)記錄器的主流方案。
基于半導(dǎo)體存儲(chǔ)芯片K9WBG08UlM的大容量存儲(chǔ)器，可以很好的滿(mǎn)足工業(yè)控制或軍事領(lǐng)域等惡劣環(huán)境下的使用要求。

1 大容量存儲(chǔ)器的應(yīng)用設(shè)計(jì)
1．1 系統(tǒng)組成
整個(gè)視頻壓縮與大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)一般由多路視頻服務(wù)終端、中心控制分系統(tǒng)、大容量電子存儲(chǔ)陣列等組成。其中，多路視頻服務(wù)終端用于視頻信號(hào)的采集和壓縮，壓縮后的視頻數(shù)據(jù)通過(guò)網(wǎng)絡(luò)送入存儲(chǔ)陣列保存，也可以通過(guò)以太網(wǎng)送到指定的用戶(hù)進(jìn)行瀏覽；中心控制分系統(tǒng)以高性能嵌入式處理器BF537為核心，可完成視頻服務(wù)終端的控制，存儲(chǔ)陣列數(shù)據(jù)的讀出。它通過(guò)百兆以太網(wǎng)與上位機(jī)進(jìn)行高速數(shù)據(jù)交換；存儲(chǔ)陣列可提供高達(dá)4T的存儲(chǔ)深度，它由10塊400MByte容量的獨(dú)立存儲(chǔ)板組成，可為多路視頻服務(wù)終端提供同時(shí)存儲(chǔ)服務(wù)，存儲(chǔ)介質(zhì)采用大容量非易失NAND-Flash芯片K9WBG08U1M，單片存儲(chǔ)容量為32Gbit，每塊存儲(chǔ)板都可由視頻服務(wù)終端寫(xiě)入，并由中心控制分系統(tǒng)讀出。其系統(tǒng)組成框圖如圖1所示。

1．2 系統(tǒng)工作原理
攝像機(jī)輸出的視頻信號(hào)進(jìn)入視頻采集壓縮卡后，首先通過(guò)A／D變換器進(jìn)行視頻信號(hào)采集，采樣后輸出的數(shù)字視頻信號(hào)經(jīng)FPGA整理后進(jìn)入數(shù)字信號(hào)處理器DSP，然后對(duì)視頻數(shù)據(jù)在DSP中按照MPEG4協(xié)議進(jìn)行視頻壓縮，形成MPEG4格式的視頻數(shù)據(jù)流；每塊采集壓縮板的視頻數(shù)據(jù)流可實(shí)時(shí)保存到存儲(chǔ)陣列中。如果有用戶(hù)需要訪(fǎng)問(wèn)，則將該數(shù)據(jù)流打包后發(fā)送給指定的用戶(hù)。
壓縮和存儲(chǔ)過(guò)程受主控計(jì)算機(jī)的控制。如果有用戶(hù)需要瀏覽保存的視頻數(shù)據(jù)，則需要向主控計(jì)算機(jī)發(fā)出瀏覽請(qǐng)求，主控計(jì)算機(jī)接受后，即可通過(guò)讀數(shù)據(jù)邏輯選擇存儲(chǔ)陣列中的數(shù)據(jù)塊，然后讀出后打包并發(fā)送給指定的用戶(hù)。主控計(jì)算機(jī)可以同時(shí)響應(yīng)多個(gè)用戶(hù)的請(qǐng)求。

2 大容量電子存儲(chǔ)陣列設(shè)計(jì)
2．1 數(shù)據(jù)收發(fā)接口
存儲(chǔ)板的數(shù)據(jù)收發(fā)可通過(guò)DSP實(shí)現(xiàn)?？紤]到與前端芯片選擇的一致性，本方案選擇ADI公司的ADSP-BF533為數(shù)據(jù)收發(fā)處理器。執(zhí)行存儲(chǔ)操作時(shí)，BF533將從輸入／輸出總線(xiàn)并行外設(shè)接口(PPI)接收中心控制板發(fā)送的存儲(chǔ)數(shù)據(jù)，并將其緩存到SDRAM，同時(shí)按照K9WBG08U1M的編程時(shí)序要求形成存儲(chǔ)器的編程指令，再通過(guò)FPGA發(fā)送到K9WBG08U1M存儲(chǔ)芯片；而在執(zhí)行讀操作時(shí)，BF533則通過(guò)FPGA向K9WBG08U1M發(fā)送讀操作指令，以讀取指定區(qū)域的數(shù)據(jù)并緩存到SDRAM存儲(chǔ)器中，然后通過(guò)輸入／輸出總線(xiàn)(PPI)發(fā)送到中心控制分系統(tǒng)并將其回送給上位機(jī)進(jìn)行瀏覽。
2．2 存儲(chǔ)器訪(fǎng)問(wèn)控制接口
每塊存儲(chǔ)板的訪(fǎng)問(wèn)控制接口均可由兩片F(xiàn)PGA實(shí)現(xiàn)。 由于板上有100片存儲(chǔ)芯片K9WBG08U1M，而輸入／輸出總線(xiàn)只有一套，所以，對(duì)芯片的訪(fǎng)問(wèn)需要通過(guò)總線(xiàn)驅(qū)動(dòng)和譯碼邏輯來(lái)實(shí)現(xiàn)。該邏輯可由ALTERA公司的Cyclong系列FPGA實(shí)現(xiàn)，具體型號(hào)為EP2C35F67218，它同時(shí)可通過(guò)EBIU總線(xiàn)與DSP進(jìn)行數(shù)據(jù)交換。存儲(chǔ)芯片寫(xiě)入或讀出的數(shù)據(jù)需通過(guò)EP2C35。由于板上有100片存儲(chǔ)芯片都連接到EP2C35的一套I／O引腳上，故會(huì)導(dǎo)致負(fù)載過(guò)大而無(wú)法工作，所以，可將存儲(chǔ)芯片4個(gè)一組，共用一套EP2C35的I／O引腳驅(qū)動(dòng)，以保證足夠的驅(qū)動(dòng)能力。來(lái)自總線(xiàn)的地址信號(hào)輸入到地址譯碼器，用于選擇存儲(chǔ)芯片。輸入為7位地址線(xiàn)，輸出存儲(chǔ)芯片選擇信號(hào)csl～csl00其具體接口連接如圖2所示。