3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          
	
		
          
				
					
				
          
    
    
    
          
  
          
    
          
      
      
      
    
          
  
          
  
          

          





          
		
          
			
            
		
          
		
          










          


          
	
	
          
		
          博客專欄
          
	
          
	
          
	
          EEPW首頁 > 博客 > ESD系列之TLP及Latch-up測試，保護電路設(shè)計
          
    
          

          

          



	
		
	

          
	
          
		
          
			
          ESD系列之TLP及Latch-up測試，保護電路設(shè)計
          
			
          
				發(fā)布人：電子資料庫
				時間：2023-01-05
				來源：工程師

				
				
				
				
				
				發(fā)布文章
			
          

			
          
				
				
			
          

			
          
			
			
          

			
          
				
				
			
          
                
				
          傳輸線脈沖(Transmission Line Pulse, TLP)
          -通過電壓/電流曲線分析，深入了解靜電放電防護組件(ESD Protection Device)之物理特性。
          -在芯片制作完成之初，即能先預(yù)測產(chǎn)品之靜電放電的承受能力，以增加產(chǎn)品的研發(fā)效率。
          -重視HBM ESD pulse所造成的IC失效模式及電性行為。
          image.png

          Nomal TLP
          TLP test model
          TDR(Time Domain Reflection)
          Pulse Voltage
          Max:+/-2000V(0.1V/step)
          Pulse Current
          Max.40A
          Pulse Width
          100ns
          Pulse rise time
          200ps/2ns/10ns/20ns/50ns
          VF TLP
          TLP test model
          TDR(Time Domain Reflection)
          Pulse Voltage
          Terminal Open: +/-1000V(0.1V/step)
          50Ω load：+/-500V(0.2V/step)
          Pulse Current
          Short:Max.20A, 50Ω load:Max. 10A
          Pulse Width
          1ns/2ns/3ns
          Pulse rise time
          200ps/2ns/10ns/20ns/50ns
          TLP測試系統(tǒng)
          image.png

          image.png

          Latch-up測試
          電性栓鎖測試用來評價CMOS ICs對噪聲或者瞬時的免疫程度 (Immunity of transient induced due to external noise or internal under/over-shoot)。栓鎖效應(yīng)是一種在CMOS、Bipolar或BiCMOS里p-n-p-n 4 層SCR架構(gòu)的寄生電路(Parasitic circuit)n所造成的影響。
          ESD/Latch-up保護電路設(shè)計
          ESD /電性栓鎖測試服務(wù)之外，平臺同時提供ESD I/O庫、ESD/電性栓鎖電路設(shè)計咨詢、以及客戶電路布局的詳細分析，由此協(xié)助客戶的芯片或產(chǎn)品達到最佳的ESD/電性栓鎖防護能力。
          image.png

          image.png

          
				
          *博客內(nèi)容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點，如有侵權(quán)請聯(lián)系工作人員刪除。
          
				
            	
                
				
								
          
				           
            
          
		
          
		
          
		
          
		
          
		
		
          
			
            
				
          • 
					
					
			  	
            • 
			  	
          • 
					
					
			  	
            • 
			  	
          • 
					
					
			  	
            • 
				
          • 
					
					
				
            • 
				
          • 
					
					
				
            • 
			
          
			
          
		
          
		
		
          
		
          
			
			
		
          
        
		
          
			
          關(guān)鍵詞：
            			            ESD
                        電路設(shè)計
                        
            
          
          
			
          
		
          	
		

	

          
	
          
		

          
	
          
		
          相關(guān)推薦
          					
	
          
	
    
	

          		

          


	
          
	
          
		
		
	
          


    
          
        
          技術(shù)專區(qū)
          
      
          
      
          
			
      
           
       

          

   











          
	
          
	    關(guān)閉
	
          
	
	

          




	
	





          



          


看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();