LVDS技術在數(shù)字視頻傳輸系統(tǒng)中的應用

隨著信息技術的發(fā)展，多媒體、虛擬現(xiàn)實以及網(wǎng)絡技術對數(shù)字視頻信號的帶寬要求越來越大，數(shù)據(jù)傳輸?shù)男枨蠹眲≡黾?。包含豐富信息量的視頻圖像傳輸技術倍受關注。傳統(tǒng)的視頻傳輸方法在速度、噪聲、EMI／EMC、功耗、成本等方面存在很大的局限性。因此，采用新的I／O接口技術來解決視頻圖像傳輸問題顯得日益突出。低電壓差分信號傳輸技術簡稱LVDS(Low Voltage Differential Signal)技術具有高速、低成本的特性為解決視頻傳輸這一瓶頸問題提供了可能。
LVDS技術核心是采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，可以實現(xiàn)點對點或一點對多點的連接，遠距離信號傳輸。具有低功耗、低誤碼率、低串擾和低輻射等特點。其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。LVDS技術是種低擺幅的通用I／0標準，其低擺幅和低電流驅(qū)動輸出實現(xiàn)低噪聲和低功耗，解決物理層點對點傳輸?shù)钠款i問題，滿足數(shù)據(jù)高速傳輸?shù)囊蟆?br /> 將LVDS技術應用到數(shù)字視頻傳輸系統(tǒng)中，通過合理的方案設計使系統(tǒng)能滿足圖像數(shù)據(jù)實時、穩(wěn)定、高速傳輸?shù)囊蟆?br />
1 數(shù)字視頻傳輸系統(tǒng)硬件設計
數(shù)字視頻傳輸系統(tǒng)由發(fā)送單元和接收單元組成，其功能組成框圖見圖1。發(fā)送單元主要由FPGA、A／D轉(zhuǎn)換器、串行器和信號預加重緩沖器組成，主要完成模擬視頻信號數(shù)字化和數(shù)字圖像信息串行經(jīng)驅(qū)動后發(fā)送給接收單元。接收單元主要由LVDS均衡器、解串器和D／A組成，主要完成串行差分信號的解串，恢復成并行的數(shù)字信號信息，并將解串后的信號經(jīng)D／A轉(zhuǎn)換為模擬視頻信號。

1．1 FPCA(現(xiàn)場可編程門陣列)
方案采用Actel公司推出的第二代基于Flash(閃存)的可編程器件ProASIC Plus系列中的APAl50。該系列器件具ASIC(專用集成電路)的性能和FPGA的靈活性于一身，具有150 000個系統(tǒng)門．邏輯單元為6 144個，內(nèi)嵌36 Kb的雙端口SRAM和2個鎖相環(huán)(PLL)內(nèi)核，支持3．3 V、32 bit、50 MHz的PCI總線，系統(tǒng)外部性能達150 MHz，具有高密度、低功耗、非易失及可重復編程等特點。因為ProASIC Plus系列FPGA基于Fla-sh技術，利用Flash開關保存內(nèi)部邏輯，因此不需要另外的器件。由于不需要上電配置過程，因此具備上電就立即工作的特點。另外高度保密，使用者可編程設置多位密鑰以阻止外界自行讀取或更改器件的配置。方案中利用APAl50主要實現(xiàn)邏輯控制、A／D采樣控制、數(shù)字圖像增強等功能。
1．2 LVDS接口電路設計
LVDS接口電路由串行／解串器、預加重器和均衡器等組成，主要負責LVDS信號的轉(zhuǎn)換和傳輸，是整個系統(tǒng)設計的關鍵。圖2是系統(tǒng)LVDS接口電路連接圖，其中串行器DS92LV18將FPGA輸出的圖像數(shù)據(jù)和有關圖像的時鐘和同步信號等并行信號轉(zhuǎn)換為串行LVDS信號輸出，經(jīng)DS25BRl20接口器件預加重后，傳輸給接收單元的均衡器器件DS25BRll0，均衡后的LVDS信號再通過解串器DS92LV18恢復成并行信號送D／A轉(zhuǎn)換器進行數(shù)／模轉(zhuǎn)換。