高清晰度數(shù)字電視傳輸系統(tǒng)設(shè)計與實現(xiàn)

摘 要： 系統(tǒng)級設(shè)計方法為復(fù)雜電子系統(tǒng)的設(shè)計提供了一種全新的流程，對DMB-T系統(tǒng)抗干擾性能、多徑性能和同步性能進(jìn)行了系統(tǒng)級仿真與分析。
關(guān)鍵詞 系統(tǒng)級設(shè)計 數(shù)字電視 多徑 同步 仿真

在有限帶寬內(nèi)傳輸高清晰度數(shù)字電視對視頻、音頻壓縮編碼和信道編碼都提出了更高的要求，而且在進(jìn)行地面?zhèn)鬏數(shù)那闆r下無線環(huán)境的各種衰減和干擾也不可避免，同時考慮到移動環(huán)境下的接收需求，在新一代的地面數(shù)字電視傳輸系統(tǒng)中必需引入無線通信的最新技術(shù)。數(shù)字電視廣播和現(xiàn)代數(shù)字通訊技術(shù)的結(jié)合，使得傳統(tǒng)的電視傳媒得以在通信網(wǎng)絡(luò)的基礎(chǔ)上新生。

清華大學(xué)在綜合吸收國外已有高清晰度數(shù)字電視標(biāo)準(zhǔn)優(yōu)點的基礎(chǔ)上，完全自主地開發(fā)完成了地面數(shù)字多媒體電視廣播傳輸協(xié)議DMB-T并申請了職務(wù)發(fā)明專利。在深圳舉行的第二屆中國國際高新技術(shù)成果交易會上，清華大學(xué)對此項技術(shù)進(jìn)行了全面展示，得到眾多專家的肯定。
在DMB-T系統(tǒng)設(shè)計中采用了Cadence公司的系統(tǒng)級設(shè)計與仿真軟件SPW Signal Processing Worksystem。在大型系統(tǒng)設(shè)計中只有實現(xiàn)算法和系統(tǒng)級的優(yōu)化，才能對系統(tǒng)性能有極大的提升，因為它比底層優(yōu)化具有更大的優(yōu)化空間。

以Cadence公司的軟件工具為例相應(yīng)的系統(tǒng)級設(shè)計流程如圖1所示。

傳統(tǒng)的電子設(shè)計流程通常從硬件描述語言VHDL或Verilog開始直接進(jìn)行與硬件相關(guān)的優(yōu)化而真正高層算法的優(yōu)化十分有限。這種設(shè)計思想在系統(tǒng)規(guī)模較小，相應(yīng)算法也較成熟時比較適用，而現(xiàn)在電子設(shè)計的規(guī)模越來越大，復(fù)雜度越來越高，很大的工作量都會集中在前期的高層算法開發(fā)上，以前的流程將不再滿足需要。

系統(tǒng)級設(shè)計方法是指設(shè)計時首先利用專門的系統(tǒng)級設(shè)計工具如SPW來進(jìn)行算法開發(fā)，與傳統(tǒng)設(shè)計方法不同的是系統(tǒng)級設(shè)計工具可以使用戶從繁瑣的硬件實現(xiàn)中解脫出來，集中精力于相應(yīng)的算法開發(fā)，通過仿真來驗證系統(tǒng)算法的可行性并得到性能指標(biāo)。算法確定之后，設(shè)計者再通過硬件設(shè)計系統(tǒng)(Hardware Design System)和軟硬件協(xié)同仿真接口Co-Sim把系統(tǒng)級設(shè)計的結(jié)果轉(zhuǎn)換為硬件描述語言VHDL或Verilog，再用FPGA或ASIC實現(xiàn)。